Podręcznik

2.5. Hyper Transport

Prace nad magistralą Hyper Transport (HT) zostały zapoczątkowane w roku 1997 przez firmę AMD. Magistrala ta stanowi pomost łączący wyłącznie dwa urządzenia (ang. Point-to-Point). Dane przesyłane są w formie szeregowej w pakietach, a strona elektryczna bazuje na LVDS (ang. Low Voltage Differential Signaling). HT ma konstrukcję modułową, która umożliwia implementacją, w zależności od potrzeb, magistrali o paśmie przepustowym od 0.4 GB/s do 6,4 GB/s. Niezależny ruch dwukierunkowy umożliwia realizację złącza dupleksowego (ang. Full Duplex). Podstawowa specyfikacja, oznaczona jako 2x, definiuje zegar kluczujący 800 MHz i pracę w trybie DDR (transfer na każdym zboczu sygnału taktującego). Pojedynczy link jest dwubitowy i udostępnia pasmo 200 MB/s w każdym kierunku, tworząc kanał dupleksowy o szerokości 400 MB/s. Zgodnie z założeniami specyfikacji link może być poszerzony do rozmiaru 4, 8, 16, 32 bitów. Dopuszczalna częstotliwość zegara kluczującego leży w zakresie od 400 MHz do 2 GHz. Kanał nie musi być symetryczny, jego szerokość może być zależna od kierunku. Możliwość taka ułatwia obsługę urządzeń, o których wiadomo, że są typowymi odbiorcami lub nadawcami.
Podstawowa architektura HT to połączenie od punktu do punktu. Specyfikacja przewiduje jednak bardziej złożone konstrukcje poprzez zastosowanie elementów komutujących pakiety (ang. switch). Uzyskanie topologii gwiazdy możliwe jest dzięki ulokowaniu takiego elementu w centralnym punkcie systemu. Drugą z form złożonych (bez udziału przełączników) jest połączenie łańcuszkowe (ang. Daisy Chain).
Ruch po magistrali HT ograniczony jest wyłącznie do pakietów. Długość pakietu musi być wielokrotnością DW (32 bitów). Pakiety sterujące przesyłane są w momencie aktywowania specjalnego sygnału (CTL). W pozostałych przypadkach magistrala transmituje pakiety, które niosą w sobie dane użytkowe w blokach o maksymalnej długości 64 bajtów.