Podręcznik

Modelem matematycznym elementu elektronicznego nazywamy zespół równań opisujących zależności wiążące prądy i napięcia w elemencie, czyli równania opisujące na przykład takie charakterystyki, jak pokazane na rysunkach 3-8, 3-11, 3-12, 3-16. Omówimy teraz najprostszy model matematyczny tranzystora MOS, jaki będzie używany w dalszych rozważaniach. W układach CMOS wykorzystywane są tranzystory pMOS i tranzystory nMOS. Oba rodzaje tranzystorów są typu wzbogacanego, czyli do bramki trzeba przyłożyć napięcie, aby utworzył się kanał między źródłem i drenem i tranzystor zaczął przewodzić (takie tranzystory były omówione w punkcie 3.1.3). W przypadku tranzystorów nMOS jest to napięcie dodatnie względem źródła, a w przypadku tranzystorów pMOS - ujemne. Gdy analizujemy działanie tranzystora MOS w bramkach logicznych, można w uproszczeniu powiedzieć, że tranzystor nMOS jest włączany napięciem dodatnim względem źródła, a pMOS – ujemnym, przy czym w każdym przypadku napięcie to powinno być większe co do wartości bezwzględnej od napięcia progowego tranzystora $V_T$.

W rozważaniach dotyczących bramek logicznych i układów analogowych potrzebna nam będzie przede wszystkim znajomość opisu charakterystyk prądowo-napięciowych prądu drenu $I_D$ w funkcji napięcia dren-źródło $V_{DS}$ i napięcia bramki $V_{GS}$. Można je w najprostszy sposób opisać wzorami:
- w zakresie zwanym podprogowym:

- w zakresie zwanym zakresem liniowym (choć charakterystyki w tym zakresie wcale nie są liniowe!):

i w zakresie zwanym zakresem nasycenia:

W tych wzorach $V_{DSsat}=V_{GS}-V_T$, W jest szerokością kanału, $L$ – jego długością, $µ$ jest ruchliwością nośników ładunku (elektronów w tranzystorze nMOS, dziur w tranzystorze pMOS) w kanale, $C_{ox}$ – pojemnością dielektryku bramkowego na jednostkę powierzchni.

Wyjaśnimy teraz sens niektórych wielkości występujących w równaniach 3-4 i 3-5. Ruchliwością nośników nazywamy współczynnik proporcjonalności między natężeniem pola elektrycznego w półprzewodniku, a prędkością, z jaką poruszają się nośniki ładunku w tym polu. Pojemność dielektryku bramkowego na jednostkę powierzchni $C_{ox}$ określona jest przez grubość warstwy tego dielektryku $t_{ox}$ i jego przenikalność dielektryczną $\varepsilon_{ox}: C_{ox}=\frac{\varepsilon_{ox}}{t_{ox}}$ . Wymiary kanału: W i L dokładnie zdefiniujemy dalej, omawiając realne, nieuproszczone struktury tranzystorów w układach scalonych.

Przykładowa rodzina charakterystyk opisana zależnościami (3-3) – (3-5) wygląda tak:

Rysunek 3‑18. Kształt charakterystyk tranzystora opisanych równaniami 3-4 i 3-4. Linia przerywana oddziela zakres liniowy od zakresu nasycenia

Wzory (3-3) – (3-5) stanowią podstawę najprostszego modelu matematycznego tranzystora MOS używanego w symulatorach układów elektronicznych, zwanego modelem poziomu 1 („Level 1”). (To określenie pochodzi z najstarszych wersji symulatora układów elektronicznych SPICE, w których dostępne były trzy modele tranzystora MOS o różnym stopniu komplikacji i różnej dokładności rozróżniane wartością parametru o nazwie „level” i wartościach równych 1, 2 i 3). 

Wzory (3-3) – (3-5) opisują charakterystyki tranzystora w bardzo uproszczony sposób. Nie są w nich uwzględnione liczne zjawiska fizyczne wpływające bardzo poważnie na kształt charakterystyk takich tranzystorów MOS, jakie występują we współczesnych układach CMOS. Wzory te będziemy jednak stosować do prostych obliczeń ilustrujących działanie bramek logicznych i układów analogowych, ponieważ umożliwiają one łatwe wyprowadzenie podstawowych zależności ilustrujących jakościowo właściwości tych bramek i układów. Niemniej trzeba pamiętać, że do symulacji układów elektronicznych w praktycznych pracach projektowych wzory (3-3) – (3-5) i oparty na nich model „level 1” w żadnym przypadku nie wystarczają, a otrzymane przy ich użyciu wyniki będą z reguły odległe od rzeczywistości. Modelami stosowanymi dziś najczęściej w projektowaniu układów CMOS są modele o nazwach BSIM3, BSIM4, EKV, PSP. Występują one w różnych symulatorach z różnymi wartościami parametru „level”. Są to modele skomplikowane od strony matematycznej, ale dobrze oddające charakterystyki tranzystorów o bardzo małych długościach kanału. Producenci układów scalonych podają wartości parametrów tych modeli dla typowych struktur tranzystorów wytwarzanych w dostępnych u nich procesach technologicznych.

Dokładność wzorów (3-3) – (3-5) można nieco poprawić uwzględniając dwa ważne zjawiska występujące w tranzystorach MOS: zależność napięcia progowego $V_T$ od napięcia polaryzacji podłoża względem źródła $V_{BS}$ („efekt polaryzacji podłoża”) i zjawisko zależności elektrycznej długości kanału od napięcia dren-źródło $V_{DS}$ („efekt skracania kanału”). Na rysunku 3-10 obszar źródła tranzystora jest elektrycznie połączony z podłożem, jednak w realnych układach często tak nie jest. Źródło może być spolaryzowane zaporowo względem podłoża napięciem $V_{BS}$. Taka polaryzacja wpływa na wartość napięcia progowego (podnosi jego wartość bezwzględną, czyli napięcie progowe tranzystora nMOS staje się bardziej dodatnie, a pMOS – bardziej ujemne). Efekt ten w przybliżeniu opisuje równanie 3-6:

w którym $V_{T0}$ jest napięciem progowym przy braku polaryzacji podłoża, a parametry $\gamma$ oraz $\varphi_F$ zależą od szczegółów technologii tranzystora. Ich wartości dla konkretnej technologii podaje producent układów.

Efekt skracania kanału polega na tym, że rzeczywista „elektryczna” długość kanału jest mniejsza od odległości między źródłem i drenem $L_p$, jaką zaprojektował projektant, z dwóch powodów: po pierwsze, obszary domieszkowane źródła i drenu zachodzą pod obszar bramki na pewną odległość $∆L$, a po drugie warstwa zaporowa złącza drenu wnika na pewną odległość w obszar kanału efektywnie skracając go. Ten drugi efekt powoduje, że długość kanału maleje ze wzrostem napięcia $V_{DS}$, zaś prąd drenu wzrasta. W rezultacie w zakresie nasycenia prąd drenu nie jest stały (jak wynikałoby ze wzoru 3-5 i rysunku 3-18), lecz wzrasta (ten wzrost widać na rysunku 3-11, który pokazuje charakterystyki rzeczywistego tranzystora). Oba te efekty łącznie można uwzględnić opisując rzeczywistą „elektryczną” długość kanału $L$ zależnością:

Rysunek 3‑19. Projektowa i elektryczna długość kanału tranzystora MOS

W tym wzorze $\lambda$ jest parametrem empirycznym, wyznaczanym tak, by charakterystyki tranzystora w zakresie nasycenia miały nachylenie zgodne z rzeczywiście obserwowanym. Wartość tego parametru podaje producent układów. Wielkości występujące w zależności 3-7 ilustruje rysunek 3-19.

Wszystkie podane wyżej wzory można stosować zarówno dla tranzystorów nMOS, jak i dla pMOS. Dla tranzystorów nMOS w normalnych warunkach pracy napięcia $V_{DS}$ i $V_{GS}$ są dodatnie, podobnie jak napięcie progowe. Napięcie polaryzacji podłoża $V_{BS}$ jest ujemne, gdy podłoże jest spolaryzowane względem źródła zaporowo (taka polaryzacja jest typowa i dopuszczalna). Prąd drenu uważamy za dodatni. Dla tranzystorów pMOS będziemy także przyjmować, podobnie jak w większości podręczników, że napięcia  $V_{DS}$ i $V_{GS}$ są dodatnie, napięcie polaryzacji podłoża $V_{BS}$ jest ujemne, gdy podłoże jest spolaryzowane względem źródła zaporowo, i prąd drenu jest dodatni. Napięcie progowe tranzystorów pMOS jest ujemne, toteż w przypadku tych tranzystorów we wzorach będzie podstawiana wartość bezwzględna tego napięcia.

Wzór 3-3 przewiduje, że dla napięcia bramki mniejszego od progowego prąd drenu jest dokładnie równy zeru. Tak jednak w rzeczywistości nie jest. Gdy napięcie bramki staje się mniejsze od progowego, prąd drenu nie spada dokładnie do zera, lecz wykazuje zależność od napięcia bramki o charakterze wykładniczym. Prąd ten, zwany prądem podprogowym, dla napięć wyraźnie mniejszych od progowego można przybliżyć wyrażeniem

w którym $I_t$ oraz $n$ są parametrami zależnymi od konstrukcji tranzystora. Współczynnik n jest liczbą zawartą między 1, a 2. Prąd podprogowy nie ma bezpośredniego wpływu na działanie większości typów bramek logicznych, jednak nie jest całkiem bez znaczenia, bowiem jego obecność zwiększa prąd, jaki pobierają ze źródła zasilania układy logiczne. Praca tranzystorów w zakresie podprogowym, czyli gdy prąd drenu jest wykładniczą funkcją napięcia bramki, bywa stosowana w niektórych układach analogowych.

Charakterystyki prądowo-napięciowe złącz p-n źródła i drenu są z dostateczną dokładnością opisane zależnością

gdzie $I_S$ jest prądem nasycenia złącza, $V$ - napięciem polaryzującym (ujemnym w przypadku polaryzacji zaporowej, dodatnim w przeciwnym razie), a $n_j$- współczynnikiem o wartości zawartej zwykle między 1 i 2.

Do projektowania układów cyfrowych i niektórych rodzajów układów analogowych potrzebna jest, oprócz znajomości charakterystyk prądowo-napięciowych, także znajomość pojemności występujących w tranzystorze MOS. Są to pojemności typu metal-dielektryk-półprzewodnik związane z bramką tranzystora, oraz pojemności złączowe związane ze złączami p-n obszarów źródła oraz drenu. Wszystkie te pojemności ilustruje rysunek 3-20.

Rysunek 3‑20. Pojemności w strukturze tranzystora MOS: (a) w strukturze fizycznej, (b) reprezentacja w schemacie

Jak widać, możemy wyróżnić trzy rodzaje pojemności:

• pojemności "zakładek" bramki nad źródłem i drenem $C_{GS0}$ i ${\ C}_{GD0}$,
• pojemności złącz p-n źródła i drenu,
• pojemność bramki względem obszaru kanału.

Pojemności $C_{GS0}$ i ${\ C}_{GD0}$ można uważać za niezależne od napięć polaryzujących tranzystor. Są one proporcjonalne do szerokości kanału tranzystora i dlatego w modelach tranzystorów są wyrażane jako pojemność na jednostkę długości (a nie powierzchni). Pojemności złącz p-n źródła i drenu $C_j$ są opisywane prostą zależnością

w której $V$ jest napięciem polaryzującym złącze (ujemnym w przypadku polaryzacji zaporowej, dodatnim w przeciwnym przypadku), $V_D$ jest napięciem zwanym napięciem dyfuzyjnym (jego wartość zależy od koncentracji domieszek w obszarach złącza), $C_{j0}$ jest pojemnością złącza niespolaryzowanego, zaś m jest wykładnikiem o wartości zależnej od rozkładu domieszek w złączu. W bardziej dokładnych obliczeniach pojemności złączowe są rozdzielane na pojemności dna złącza (które jest złączem płaskim) i pojemności obszarów bocznych (które nie są płaskie). Obie składowe całkowitej pojemności są opisywane tym samym wzorem 3-10, ale wartości parametrów $C_{j0}$, $V_D$ i $m$ są różne ze względu na różnice w kształcie obszarów płaskich i bocznych oraz różnice w rozkładach domieszek. Parametr $C_{j0}$ jest zwykle podawany na jednostkę powierzchni złącza w przypadku obszarów dna i na jednostkę obwodu (czyli długości) w przypadku obszarów bocznych.

Z pojemnością bramki względem obszaru kanału sytuacja jest bardziej skomplikowana. Pojemność ta musi być dla celów symulacji układów elektronicznych „rozdzielona“ na składowe: pojemność bramka-dren, pojemność bramka-źródło i pojemność bramka-podłoże. Sposób tego podziału zależeć musi od napięć polaryzujących. Przykładowo, w zakresie głęboko podprogowym, gdy kanał nie istnieje, uzasadnione jest utożsamienie całej pojemności bramki z pojemnością bramka-podłoże. Gdy kanał istnieje, ekranuje on elektrostatycznie bramkę od podłoża. Wówczas mówienie o pojemności bramka-podłoże traci sens, a pojemność bramki względem kanału musi być w jakiejś proporcji podzielona na dwie: bramka-źródło i bramka-dren. W prostym modelu („level 1“) przyjęto dość arbitralnie następujące założenia:

• całkowita pojemność bramki jest równa $C_g=WLC_{ox}$
• w zakresie podprogowym pojemność ta jest równa pojemności bramka-podłoże $C_{GB}$; pojemności bramka-dren i bramka-źródło są równe zeru,
• w zakresie liniowym pojemność ta jest dzielona po połowie między pojemność bramka-dren $C_{GD}$ i pojemność bramka-źródło $C_{GS}$, zaś pojemność bramka-podłoże jest równa zeru,
• w zakresie nasycenia pojemność ta jest przypisywana pojemności bramka-źródło $C_{GS}$, przy czym przyjmuje się, że jest zmniejszona do wartości równej  $2WLC_{ox}/{3}$; pojemności bramka-dren i bramka-podłoże są równe zeru.

Ponieważ w rzeczywistości pojemności nie zmieniają się w sposób skokowy, w modelu „level 1” wartości pojemności obliczane według powyższych założeń są w zakresach pośrednich pomiędzy podprogowym a liniowym, czy też liniowym a nasycenia „sklejane“ przy pomocy odpowiednio dobranych krzywych przejściowych. Taki model pojemności cechuje prostota, ale niestety ma on istotną wadę: można pokazać, iż nie spełnia zasady zachowania ładunku. Dlatego wyniki symulacji układów, w których istotna jest zmiana ładunku w funkcji czasu, należy z góry traktować jako mało dokładne. Zaawansowane modele (jak np. wspomniane wyżej modele BSIM3, BSIM4, PSP, EKV) używają innych, bardziej złożonych metod obliczania pojemności, w których zasada zachowania ładunku nie jest naruszona. Do naszych rozważań jednak proste modele opisane wyżej będą wystarczające.

W rozważaniach układowych wszystkie pojemności są reprezentowane przez pojemności bramka-źródło $C_{GS}$, bramka-dren $C_{GD}$, bramka-podłoże $C_{GB}$, źródło-podłoże $C_{SB}$ i dren-podłoże $C_{DB}$ (patrz rysunek 3-20b). Pojemności te mają następujące składowe:

• pojemność $C_{GS}$  jest sumą pojemności „zakładki“ $C_{GS0}$  i uzależnionej od napięcia części pojemności bramki $C_g$,
• pojemność $C_{GD}$  jest sumą pojemności „zakładki“ $C_{GD0}$ i uzależnionej od napięcia części pojemności bramki $C_g$, - pojemność $C_{GB}$  jest uzależnioną od napięcia częścią pojemności bramki $C_g$, ma wartość równą zeru gdy tranzystor przewodzi (istnieje kanał między źródłem i drenem),
• pojemność $C_{SB}$  jest równa pojemności złączowej źródła,
• pojemność $C_{DB}$  jest równa pojemności złączowej drenu.