Podręcznik

Układy cyfrowe CMOS zawierają wyłącznie tranzystory MOS (wyjątkiem są pamięci dynamiczne DRAM, będzie o nich mowa dalej), natomiast w układach analogowych, zarówno MOS, jak i bipolarnych, same tranzystory zwykle nie wystarczają. Używa się również elementów biernych: diod, rezystorów, kondensatorów, a w układach mikrofalowych także indukcyjności. Ponieważ zajmujemy się głównie układami CMOS, omówione będą sposoby wykonywania elementów biernych typowe dla technologii CMOS.

Rysunek 3‑21: Tranzystor bipolarny w połączeniu diodowym

Jako diody wykorzystywane są zwykle struktury tranzystorów bipolarnych w połączeniu zwanym diodowym - kolektor zwarty z bazą. Prąd takiej diody jest sumą prądu kolektora i prądu bazy tranzystora, z tym że prąd bazy jest $h_{FE}$ - razy mniejszy, a ponieważ $h_{FE}$ ma zwykle wartość rzędu 50 - 200, prąd bazy jest w pierwszym przybliżeniu do pominięcia. Zatem charakterystyka prądowo-napięciowa takiej diody wynika bezpośrednio z charakterystyki $I_C=f\left(V_{BE}\right)$ tranzystora, jest więc opisana wzorem 3-12.

Rysunek 3‑22. Ilustracja do definicji rezystancji warstwowej

Rezystory w układach CMOS są wykonywane jako ścieżki z krzemu polikrystalicznego położone na warstwie dielektrycznej. Możliwy do uzyskania zakres rezystancji jest ograniczony. Aby dokładniej omówić rezystory, poznamy najpierw pojęcie rezystancji warstwowej. Rezystancja warstwowa (zwana także rezystancją powierzchniową lub gwarowo rezystancją "na kwadrat") jest pojęciem wygodnym do charakteryzowania rezystancji obszarów, które są niejednorodne w kierunku prostopadłym do kierunku przepływu prądu, na przykład z powodu nierównomiernego rozkładu domieszek. Taki obszar pokazany jest na rysunku poniżej. Może to być na przykład ścieżka domieszkowanego polikrzemu, w którym koncentracja domieszki maleje w kierunku od powierzchni w głąb. Rozważmy przepływ prądu przez prostopadłościan pokazany na rysunku 3-22. Jego rezystywność zmienia się wzdłuż osi y, zaś prąd płynie w kierunku osi z. Konduktancję tego prostopadłościanu dla prądu I można obliczyć całkując konduktywność $\sigma$ w granicach od 0 do d. Konduktancja warstwy o nieskończenie małej grubości dy jest równa

zatem rezystancja prostopadłościanu dla prądu I wynosi

co można zapisać w postaci

gdzie $R_S$ jest rezystancją warstwową:

Jest ona potocznie nazywana rezystancją „na kwadrat”, ponieważ jest to rezystancja obszaru o długości L\ równej szerokości W, czyli - patrząc z góry - kwadratu. Mianem rezystancji warstwowej jest om, ale dla zaznaczenia charakteru tej wielkości używa się często oznaczenia ${\Omega}/{}$ („om na kwadrat”).

Typowa rezystancja warstwowa polikrzemu jest rzędu 10 – 30 $\Omega$. Gdyby ze ścieżki polikrzemowej o rezystancji warstwowej 20 $\Omega$ wykonać rezystor 20 $k\Omega$, to miałby on stosunek długości do szerokości L/W równy 1000. Przy szerokości ścieżki równej 1 $µm$ długość wynosiłaby 1000 $µm$, a powierzchnia 1000 $µm2$. Porównajmy to z powierzchnią zajmowaną przez tranzystor MOS - jest ona rzędu kilku - kilkudziesięciu µm2. Zatem jeden rezystor o dużej rezystancji zająłby tyle miejsca, co kilkadziesiąt, a nawet kilkaset tranzystorów. Jest to więc element kosztowny (jak wkrótce zobaczymy, koszt układu jest proporcjonalny do jego powierzchni). W niektórych technologiach CMOS przeznaczonych specjalnie do układów analogowych wykonywane są dwie warstwy polikrzemu. Pierwsza warstwa służy do wykonania bramek tranzystorów i ma wysoką koncentrację domieszki. Druga warstwa jest słabiej domieszkowana i może mieć rezystancję warstwową rzędu kilku $k\Omega$. Służy ona do wykonywania rezystorów. Można wówczas wykonać rezystory o dużej rezystancji przy umiarkowanej długości i powierzchni. Jednak w wielu przypadkach bardziej ekonomiczne jest użycie jako dużej rezystancji odpowiednio ukształtowanego $(W/L\ $ i spolaryzowanego tranzystora MOS.

Rysunek 3‑23. Rezystory w postaci ścieżek polikrzemowych, widok z góry	Rysunek 3‑24. Rezystor z zagięciem

Rysunek 3-23 pokazuje rezystory w postaci prostych ścieżek polikrzemowych. Jeśli ścieżka rezystora zawiera zagięcia pod kątem prostym, to każde takie zagięcie traktuje się jako fragment ścieżki o stosunku $L/W$ równym 0,5 (rysunek 3-24). W przypadku rezystorów o małych rezystancjach, istotna jest rezystancja kontaktów, która może wynosić nawet kilkadziesiąt omów. Wartość rezystancji kontaktów podaje producent układów.

Rysunek 3‑25. Tranzystor nMOS użyty jako kondensator

W układach analogowych stosuje się też niekiedy kondensatory. Jako kondensator może być wykorzystana pojemność bramka-kanał tranzystora MOS. Źródło z drenem zwiera się, a na bramce musi panować napięcie znacznie powyżej progowego, tak by kanał istniał i miał możliwie wysoką przewodność. Korzystniejszy jest tranzystor nMOS ze względu na większą przewodność kanału typu n. Jako kondensatory mogą być też wykorzystane pojemności złączowe złącz p-n. Maksymalne pojemności takich kondensatorów są ograniczone w najlepszym razie do pojedynczych pikofaradów. Pojemność kondensatora jest proporcjonalna do powierzchni A jego okładek: $C=A\frac{\varepsilon_{ox}}{t_{ox}}$. W układzie scalonym duża powierzchnia to duży koszt.

Najprostszym kondensatorem jest kondensator metal-dielektryk-metal. W starszych technologiach CMOS standardem były dwie warstwy metalu rozdzielone dielektrykiem, służące do wykonywania połączeń w układzie. W bardziej zaawansowanych technologiach takich warstw może być nawet kilkanaście. Można tworzyć z nich stosy metal-dielektryk-metal-dielektryk… itd., co po odpowiednim połączeniu pozwala utworzyć kondensator o stosunkowo dużej pojemności. Jednak nawet wtedy pojemność jest ograniczona w najlepszym razie do kilkunastu pikofaradów.

Indukcyjności do niedawna były uważane za elementy niemożliwe do wykonania w układach scalonych. Ten stan rzeczy zaczął ulegać zmianom, gdy częstotliwości pracy układów scalonych sięgnęły kilku, a nawet kilkudziesięciu GHz. Przy tych częstotliwościach potrzebne są indukcyjności bardzo małe, o wartościach rzędu kilku nanohenrów. Można je wykonać jako płaskie spirale w warstwach metalu. Dobroć takich indukcyjności jest niewielka. Wynika to z sąsiedztwa przewodzącego podłoża krzemowego. Cewka indukuje w nim prądy wirowe, które są przyczyną strat energii pola magnetycznego cewki. Można temu w pewnym stopniu zapobiegać wprowadzając w podłożu pod cewką obszary utrudniające przepływ prądów wirowych. Jednym ze sposobów jest wprowadzenie do podłoża, do wąskich prostokątnych obszarów skierowanych prostopadle do kierunku prądów wirowych, domieszki przeciwnego typu niż podłoże. Tworzą się w ten sposób złącza p-n skutecznie przecinające drogę prądów wirowych (rysunek 3-26). 

Rysunek 3‑26. Tak wygląda cewka w układzie scalonym