Podręcznik

Gdy z tranzystorów MOS budujemy bramki logiczne, traktujemy tranzystory jako sterowane wyłączniki: tranzystor nMOS jest włączany napięciem dodatnim bramki względem źródła (większym od napięcia progowego), a wyłączany napięciem równym zeru, zaś tranzystor pMOS jest włączany napięciem bramki ujemnym względem źródła (większym co do wartości bezwzględnej od napięcia progowego), a wyłączany napięciem równym zeru.
W tym punkcie omówione będą bramki zwane statycznymi. O bramkach nie należących do tej kategorii będzie mowa później.

Bramka NOT zwana też inwerterem zbudowana jest z dwóch połączonych szeregowo tranzystorów: nMOS i pMOS – rysunek 3-27. Dreny obu tranzystorów są połączone z wyjściem. Bramki obu tranzystorów są połączone ze sobą i sterowane przez sygnał wejściowy. Zasada działania jest bardzo prosta. Gdy wejście jest w stanie „0”, czyli napięcie wejściowe jest równe lub bliskie zeru, tranzystor nMOS jest wyłączony (nie przewodzi), zaś tranzystor pMOS jest włączony (przewodzi). Wyjście jest połączone przez tranzystor pMOS ze źródłem zasilania, napięcie na wyjściu jest równe $V_{DD}$, czyli wyjście jest w stanie „1”. Odwrotna sytuacja powstaje, gdy wejście jest w stanie „1”, czyli napięcie wejściowe jest równe lub bliskie $V_{DD}$. Włączony jest wówczas tranzystor nMOS, zaś tranzystor pMOS jest wyłączony. Wyjście jest uziemione przez tranzystor nMOS, a więc napięcie na nim jest równe zeru, co oznacza logiczne „0”.

Rysunek 3‑27. Inwerter CMOS

Bramki wykonujące funkcje NOR i NAND tworzy się przez równoległe i szeregowe połączenia tranzystorów. Rysunek 3-28 przedstawia bramkę NAND, a rysunek 3-29 – bramkę NOR.  

W przypadku bramki NAND stan „0” na dowolnym z wejść, A lub B, włącza odpowiedni tranzystor pMOS i wyłącza odpowiedni tranzystor nMOS. Wyjście jest wówczas połączone ze źródłem zasilania i panuje na nim stan „1”. Tylko w przypadku jedynek na obu wejściach oba tranzystory nMOS są włączone, a oba tranzystory pMOS - wyłączone.  W tym stanie wyjście jest uziemione i panuje na nim stan „0”. Jest to właśnie funkcja NAND. Zauważmy, że przy żadnej kombinacji stanów na wejściu nie ma w stanie ustalonym przepływu prądu ze źródła zasilania, bowiem gdy któryś z połączonych równolegle tranzystorów pMOS (lub oba) jest włączony, to któryś z połączonych szeregowo tranzystorów nMOS jest wyłączony (lub oba).

Rysunek 3‑28. Bramka NAND	Rysunek 3‑29. Bramka NOR

W przypadku bramki NOR stan „1” na dowolnym z wejść, A lub B, włącza odpowiedni tranzystor nMOS i wyłącza odpowiedni tranzystor pMOS. W tym stanie wyjście jest uziemione i panuje na nim stan „0”. Tylko w przypadku zer na obu wejściach oba tranzystory nMOS są wyłączone, a oba tranzystory pMOS - włączone. Wyjście jest wówczas połączone ze źródłem zasilania i panuje na nim stan „1”. Jest to właśnie funkcja NOR. Tu również przy żadnej kombinacji stanów na wejściu nie ma w stanie ustalonym przepływu prądu ze źródła zasilania, bowiem gdy któryś z połączonych równolegle tranzystorów nMOS (lub oba) jest włączony, to któryś z połączonych szeregowo tranzystorów pMOS (lub oba) jest wyłączony.

W podobny sposób można zbudować bramki NOR i NAND z większą liczbą wejść.

Rysunek 3‑30. Przykład bramki AND-OR-INVERT

Przy pomocy połączeń równoległych i szeregowych można zbudować bramki wykonujące funkcje bardziej złożone, niż NOR i NAND. W tym celu zauważmy, że szeregowo łączone tranzystory nMOS można uznać za realizację funkcji AND, a równolegle łączone tranzystory nMOS za realizację funkcji OR. Zatem łącząc równolegle dwa łańcuchy tranzystorów połączonych szeregowo otrzymamy funkcję (A.AND.B).OR.(C.AND.D). Dla zbudowania kompletnej bramki dodajemy tranzystory pMOS w następujący sposób: każdemu połączeniu szeregowemu tranzystorów nMOS odpowiada połączenie równoległe pMOS, i odwrotnie. Zatem łączymy szeregowo dwie pary równolegle połączonych tranzystorów pMOS. Otrzymujemy w rezultacie schemat jak na rys. 3-30. Bramka realizuje funkcję .NOT.((A.AND.B).OR.(C.AND.D)). Tak zbudowane bramki nazywane bywają bramkami AND-OR-INVERT (w skrócie AOI). Zamieniając połączenia szeregowe na równoległe, a równoległe na szeregowe otrzymamy bramkę realizującą funkcję .NOT.((A.OR.B).AND.(C.OR.D)). Bramki o takiej strukturze nazywane bywają bramkami OR-AND-INVERT (w skrócie OAI). Jak widzimy, w układach CMOS funkcje bardziej złożone, niż NOR i NAND, można zrealizować w postaci pojedynczej bramki. 

Teraz już wiemy, jak z tranzystorów budowane są bramki – łączy się odpowiednio, szeregowo i równolegle, tranzystory nMOS i pMOS. Dalej poznamy także inne rodzaje bramek kombinacyjnych, budowę przerzutników oraz komórek pamięci różnych rodzajów. Dowiemy się też, od czego zależą i jakie są właściwości oraz parametry bramek i jak projektant dobiera wymiary tranzystorów w bramkach.