Podręcznik

Elementy układów elektronicznych dzielimy na elementy bierne (opornik, kondensator, cewka, dioda) i elementy czynne, czyli tranzystory. Opornik to element wykazujący głównie opór, który można opisać prawem Ohma. Kondensator i cewka opisywane są prostymi równaniami różniczkowymi, a dioda jest elementem nieliniowym i opisywana jest tzw. wzorem Shockley’a. Tranzystor bipolarny przyjmujemy za element znany.

Ważnym pojęciem często wykorzystywanym w układach elektronicznych jest pojęcie modelu lub schematu zastępczego elementu. Schemat zastępczy pozwala sprowadzić problem analizy układu elektronicznego do problemu teorio-obwodowego. Najprostszy model tranzystora bipolarnego to tzw. model odcinkowo liniowy będący bardzo użytecznym uproszczeniem tzw. modelu Ebersa-Molla tranzystora. Ponieważ w układach elektronicznych techniki cyfrowej dominującą rolę odgrywają tranzystory typu MOSFET omówimy te tranzystory nieco dokładniej.

Tranzystor unipolarny MOS lub MOSFET. Skrót MOS (ang. Metal Oxide Semicoductor) opisuje trójwarstwową strukturę tranzystora MOS. Istnieją dwa zasadnicze rodzaje tranzystorów MOS tranzystory z kanałem typu N nazywane tranzystorami NMOS i tranzystory z kanałem typu P tzw. tranzystory PMOS. Jeśli w jednym układzie scalonym używamy jednocześnie tranzystorów NMOS i PMOS, to taki układ nazywamy układem CMOS (ang. Complementary MOS).

Model matematyczny tranzystora unipolarnego NMOS (modelem tym jest funkcja dwu zmiennych opisująca prąd drenu tranzystora $I_d(U_{DS},U_{GS})$ ) jest następujący:

$I_d(U_{DS},U_{GS})= \left\{\begin{array}{lcl} \beta_n[(U_{GS}-U_T)U_{DS}-\frac{U_{DS}^2}{2}]&\text{dla}& U_{GS}\geq U_{DS}-U_T\quad \text{(zakres nienasycenia)} \\ \frac{1}{2}\beta_n(U_{GS}-U_T)^2 &\text{dla}& U_{GS}\leq U_{DS}-U_T\quad \text{(zakres nasycenia)} \end{array} \right.$

Zakładamy przy tym, że napięcie dren źródło $U_{DS}\geq0$ oraz napięcie bramka źródło $U_{GS}\geq0$.

Prąd drenu tranzystora PMOS opisywany jest tym samym wzorem, ale wszystkie parametry tzn. $U_T,\ U_{GS},\ U_{DS},\ \beta_p$ są ujemne. W opisie zakresów nasycenia i nienasycenia trzeba zmienić też kierunek nierówności.

Współczynnik $\beta_i$ (gdzie $i=n$ lub $p$) można wyznaczyć za pomocą parametrów geometrycznych tranzystora wzorem

$\beta_i=\dfrac{\mu\varepsilon_{ox}\varepsilon_0w}{t_{ox}l}$

gdzie

Warto zwrócić uwagę, że oporność wejściowa tranzystora MOS jest bardzo duża i sterujemy tranzystor napięciowo.

Rys.1. Typowa charakterystyka drenowa $I_d(U_{DS},U_{GS})$ tranzystora NMOS

Rys. 2. Schemat tranzystora NMOS i tranzystora PMOS

Rys. 3. Prądy i napięcia na tranzystorze a) NMOS b) PMOS w typowym układzie pracy inwertera lub wzmacniacza

Rys.4. Inwerter NMOS

Inwertery to najprostsze bramki realizujące działanie negacji. Z punktu widzenia układowego to wzmacniacze o odpowiednio ukształtowanej charakterystyce przejściowej. Dokładna analiza inwertera umożliwia ocenę danej techniki realizacji układów logicznych, np. czasów opóźnienia t_p wprowadzanych przez bramkę.

stąd

$U_{wy} = U_{we}-U_{T_p}+ \sqrt{(U_{we}-U_{DD}-U_{T_p})^2 - \frac{\beta _n}{\beta _p}(U_{we}-U_{T_n})^2}$

Przy wzroście napięcia wejściowego napięcie wyjściowe obniża się i punkt pracy tranzystora T_p wchodzi w obszar nasycenia. Nastąpi to wtedy, gdy U_DSp  U_GSp  U_Tp . Stąd

U_wy  U_DD  U_we  U_DD  U_Tp

U_wy  U_we  U_Tp

Podstawiając ten warunek do opisu II części charakterystyki przejściowej otrzymuje się współrzędne punktu granicznego

$U_{weT}= \frac{U_{DD} + U_{T_p} + \sqrt{\frac{\beta_n}{\beta_p}}U_{T_n}} {1+\sqrt{\frac{\beta_n}{\beta_p}}}$

U ^'_wy  U_weT  U_Tp

III odcinek charakterystyki wynika z pracy obydwu tranzystorów w zakresie nasycenia. Ponieważ uproszczony model tranzystora MOS, umożliwiający wyznaczenie analitycznej postaci wyrażeń opisujących poszczególne odcinki charakterystyki przejściowej, nie uwzględnia konduktancji wyjściowej w zakresie nasycenia, wynikającej ze skracania kanału, więc wzmocnienie w tym zakresie jest nieskończone.

Z bilansu prądów

$\frac{1}{2}$ _n(U_we  U_Tn )²  $\frac{1}{2}$ _n(U_we  U_DD  U_Tp )²

otrzymuje się

$U_{weT} = \frac {U_{DD}+U_{Tp} + \sqrt{\frac{\beta_n}{\beta_p}}U_{Tn}} {1 + \sqrt{\frac{\beta_n}{\beta_p}}}$

W rzeczywistości wzmocnienie to jest ograniczone i jest rzędu kilkuset zależnie od konduktancji wyjściowej obu tranzystorów.

Obniżenie napięcia wyjściowego powoduje wejście punktu pracy tranzystora T_n w obszar nienasycenia. Następuje to przy U_we  U_weT oraz U _wy^{' '}  U_weT  U_Tn

IV odcinek charakterystyki przejściowej wynika z pracy tranzystora T_n w obszarze nienasycenia oraz T_p w obszarze nasycenia.

$\beta_n = \left[ (U_{we}-U_{Tn}) - \frac{1}{2}U^2_{wy} \right] = \frac{\beta_p}{2} (U_{we}-U_{DD}-U_{Tp})^2$

stąd

$U_{wy} = U_{we} - U_{Tn} - \sqrt{ (U_{we}-U_{Tn})^2 - \frac{\beta_p}{\beta_n} (U_{we}-U_{DD}-U_{Tp})^2 }$

Gdy napięcie wejściowe przekroczy poziom U_DD  U_Tp , następuje zatkanie tranzystora T_p i napięcie wyjściowe wynosi 0. Tak wyznaczone charakterystyki przejściowe dla różnych napięć zasilania przedstawiono na rys. 7.

Warto zauważyć, że układy CMOS mogą pracować przy różnych napięciach zasilania oraz że duża asymetria w wartościach parametrów  obu tranzystorów (wynikająca z różnic ruchliwości dziur i elektronów) nie powoduje zbyt dużego przesunięcia strefy przejściowej w stosunku do połowy napięcia zasilania. Wynika to z kwadratowej zależności prądu drenu od napięcia bramki tranzystora, co powoduje, że w wyrażeniu na U _weT stosunek _n /  _pwystępuje pod pierwiastkiem, co wyraźnie redukuje jego wpływ na U _weT

Wyznaczymy teraz przebiegi napięcia wyjściowego inwertera CMOS przedstawionego na rys. 5 obciążonego identycznym inwerterem i sterowanego skokiem napięcia: a) od 0 V do U _DD , b) od U _DD do 0 V, dla trzech wartości napięcia zasilania U _DD : 9 V, 5 V, 3 V.

Na wstępie należy wyznaczyć pojemność wejściową inwertera obciążającego. Pojemność bramka-źródło tranzystora MOS jest zależna od punktu pracy i zmienia się od $\frac{2}{3}$C_g  dla zakresu nasycenia poprzez wartości pomiędzy $\frac{2}{3}$C_g a $\frac{1}{2}$C_g dla zakresu nienasycenia aż do 0 V w obszarze zatkania. Ponadto należy uwzględnić pojemność bramka-dren i pojemność bramka podłoże. Dla zakresu nienasycenia pojemność bramka-dren zmienia się w granicach od 0 do $\frac{1}{2}$C_g , zaś w obszarach nasycenia i zatkania jest w pierwszym przybliżeniu pomijalna. Pojemność bramka-podłoże w zakresie przewodzenia jest pomijalna, a w obszarze zatkania jest mniejsza od C_g z powodu występowania warstwy zubożonej pod bramką. Dokładne uwzględnienie wszystkich tych pojemności jest możliwe w analizie komputerowej. Do obliczeń analitycznych wygodnie jest przyjąć uśrednioną wartość pojemności wejściowej. W pierwszym przybliżeniu można przyjąć , że pojemność wejściowa jest równa dwóm pojemnościom wejściowym tranzystora w zakresie nasycenia, czyli

C_we  2$\frac{2}{3}$ C_g  11,2 10^15 _F

Rys. 7. Charakterystyki przejściowe inwertera CMOS dla różnych napięć zasilania

a) odpowiedź inwertera CMOS na skok napięcia wejściowego od 0 V do U _DD jest określona w głównej mierze przeładowywaniem pojemności wejściowej inwertera obciążającego przez włączony tranzystor z kanałem n (tranzystor T_p zatyka się).

Na rys. 8 przedstawiono schemat zastępczy układu po komutacji oraz trajektorię punktu pracy tranzystora T_n .

W pierwszej fazie po komutacji tranzystor T_n pracuje w zakresie nasycenia i przewodzi stały w przybliżeniu prąd drenu

i_d  $\frac{1}{2}$ _n (u_we  U_Tn )²  $\frac{1}{2}$ _n (U_DD  U_Tn)² 

Rys. 8. Schemat zastępczy układu inwertera CMOS po przełączeniu (po skoku napięcia na wejściu) oraz trajektoria punktu pracy tranzystora T_n

Rozładowywanie pojemności wejściowej stałym prądem przebiega według zależności

u_wy (t)  U _DD  $\frac{i_d}{C_{we}}$t  U_DD  $\frac{\beta_n}{2C_{we}}$(U _DD  U_Tn)² t

Tranzystor T_n wejdzie w zakres nienasycenia w momencie, gdy napięcie wyjściowe osiągnie wartość 

u_wy (t_ )  u_we  U_Tn  U _DD  U_Tn czyli, gdy

$\frac{\beta_n}{2C_{we}}$(U_DD  U_Tn)² t₁  U_Tn

stąd

t₁   $\frac {2C_{we}U_{Tn}} {\beta_n(U_{DD}-U_{Tn})^2}$

Wartości t_ w zależności od U _DD wynoszą

U _DD1  9 V $\qquad$t₁  35 ps

U _{DD 2}  5 V$\qquad$t₁  140 ps

U _DD3  3 V $\qquad$t₁  560 ps

Dla t  t_ tranzystor T_n  pracuje w zakresie nienasycenia

i_d  _n [u_we  U_Tnu_wy  $\frac{1}{2}u^2_{wy}$]  _n [U_DD  U_Tnu_wy  $\frac{1}{2}u^2_{wy}$]

stąd

C_we $\frac{du_{wy}}{dt}$= _n [U_DD  U_Tnu_wy-$\frac{1}{2}u^2_{wy}$]

Po rozwiązaniu powyższego równania różniczkowego otrzymuje się

$u_{wy}(t)= 2\frac {U_{DD}-U_{Tn}} {1+ exp( \beta_n\frac{U_{DD}-U_{Tn}} {C_{we}} t+K )}$

Stałą K wyznacza się z warunku ciągłości napięcia wyjściowego w chwili t_

u_wy (t₁ )  U_DD  U_Tn

stąd

$K = - \frac{2U_{Tn}}{U_{DD}-U_{Tn}}$

oraz

$u_{wy}(t)= 2\frac {U_{DD}-U_{Tn}} {1+ exp( \beta_n\frac{U_{DD}-U_{Tn}} {C_{we}} t - \frac{2U_{Tn}} {U_{DD}-U_{Tn}} )}$

Rys. 9. Przebieg napięcia podczas włączania inwertera CMOS dla różnych napięć zasilania (narastające zbocze przebiegu wejściowego)

Napięcie wyjściowe spadnie do wartości 0,1 U _DD po czasie

$t_2 = \frac { \frac{2U_{Tn}}{U_{DD} - U_{Tn}} + ln \left[ \frac{20(U_{DD}-U_{Tn})}{U_{DD}}-1 \right] } { \frac{\beta_n(U_{DD}-U_{Tn})} {C_{we}} }$

Wartości tego czasu wynoszą odpowiednio

U _DD1  9 V$\qquad$t₂  0,43 ns

U _{DD 2}  5 V$\qquad$t₂  0,9 ns

U _DD3  3 V$\qquad$t₂  1,97 ns

Przebiegi napięć podczas włączania inwertera CMOS dla różnych napięć zasilania przedstawiono na rys. 9.

b) W analogiczny sposób wyznacza się przebieg napięcia wyjściowego przy wyłączaniu inwertera CMOS. Zostaje wówczas nagle włączony tranzystor T_p i wyłączony tranzystor T_n . Pojemność wejściowa C_we inwertera obciążającego jest wówczas ładowana prądem płynącym przez T_p .

W pierwszej fazie T_p jest nasycony. Prąd ładowania pojemności wejściowej wynosi

i_dp   $\frac{1}{2}$_p(U_DD  U_Tp )² 

Przebieg napięcia wyjściowego jest wtedy liniowy

$u_{wy}(t) = \frac {\beta_p(U_{DD}+ U_{Tp})^2} {2C_{we}}t$

Faza ta trwa do momentu wejścia punktu pracy tranzystora T_p w obszar nasycenia, czyli do momentu t_ , gdy

U_DSp  u_wy (t₃ )  U_DD  U_GSp  U_Tp  U_DD  U_Tp  U_DD  U_Tp

czyli

u_wy (t₃ )  U_Tp  1 V

Stąd

$t_3 = - \frac{2C_{we}U_{Tp}} {\beta_p(U_{DD}-U_{Tp})^2}$

Wartości t _ wynoszą odpowiednio:

U _DD1  9 V$\qquad$t₃  83 ps

U _{DD 2}  5 V$\qquad$t₃  333 ps

U _DD3  3 V$\qquad$t₃  1333 ps

Od momentu t_ tranzystor T_p pracuje w zakresie nienasycenia

$i_{dp} = \beta_p \left[ (U_{DD}+U_{Tp}) (U_{DD}-u_{wy}) - \frac{1}{2} (U_{DD}-u_{wy})^2 \right]$

Napięcie wyjściowe zmienia się według zależności

$u_{wy}(t) = U_{DD} - 2\frac {U_{DD}+U_{Tp}} {1+ exp( \beta_p\frac{U_{DD}+U_{Tp}} {C_{we}} t + \frac{2U_{Tp}} {U_{DD}+U_{Tp}} )}$

Napięcie wyjściowe osiąga wartość 0,9 U _DD po czasie t_

U _DD1  9 V$\qquad$t₄  1, 02 ns

U _{DD 2}  5 V$\qquad$t₄  2,14 ns

U _DD3  3 V$\qquad$t₄  4, 68 ns

Przebiegi napięcia wyjściowego dla różnych napięć zasilania przedstawiono na rys. 10.

Rys. 10 Przebieg napięcia podczas wyłączania inwertera CMOS dla różnych napięć zasilania (opadające zbocze sygnału wejściowego)

Słowo przerzutnik ma 2 znaczenia. Pierwsze już poznaliśmy. Przerzutnik to użyteczny automat elementarny lub układ sekwencyjny definiowany zależnie od typu (mamy np. przerzutniki typu D czy J-K). Czasami żeby podkreślić to znaczenie słowa przerzutnik mówimy: przerzutnik cyfrowy.

W drugim znaczeniu przerzutnik to układ elektroniczny. Z punktu widzenia układów elektronicznych przerzutniki (nazywane też multiwibratorami) dzielimy na:

• przerzutniki bistabilne
• przerzutniki monostabilne (uniwibratory)
• przerzutniki astabilne

Przerzutnik bistabilny (ang. flip-flop) to układ mający dobrze określone dwa stany stabilne.

Rys. 1. Zasadniczy pomysł na przerzutnik bistabilny: dwa inwertery w układzie dodatniego sprzężenia zwrotnego

Rys.2. Przerzutnik zbudowany z 2 bramek NAND z dwoma wejściami zapalającym $\overline S$ (poziomem aktywnym jest poziom niski) i gaszącym $\overline R$ (poziomem aktywnym jest poziom niski)

Rys. 3. Przerzutnik zbudowany z 2 bramek NOR z dwoma wejściami: zapalającym $\overline S$ (poziomem aktywnym jest poziom niski) i gaszącym $\overline R$ (poziomem aktywnym jest poziom niski)

Rys. 4. Przerzutnik CMOS: dwa inwertery w układzie dodatniego sprzężenia zwrotnego

Przerzutnik monostabilny (ang. univibrator, monostable multivibrator) to układ mający jeden stan stabilny, w którym układ może przebywać dowolnie długo, i stan quasi-stabilny, w którym układ przebywa tylko przez pewien czas.

Przerzutnik astabilny (ang. astable multivibrator) to układ mający 2 stany quasi-stabilne.

Rys. 5. Przerzutnik NMOS: dwa inwertery w układzie dodatniego sprzężenia zwrotnego

Przerzutniki astabilne są takimi układami elektronicznymi, w których można wyróżnić dwa tzw. quasi-stabilne stany układu. Oznaczmy te stany przez s_ i s_ . Układ pozostaje w stanie s_ przez czas T₁ , a następnie przechodzi regeneracyjnie dzięki silnemu dodatniemu sprzężeniu zwrotnemu do stanu s_ . W stanie s_ układ pozostaje przez czas T₂ , po czym regeneracyjnie zmienia stan na s_ i cykl pracy układu się powtarza. Przerzutniki astabilne są więc w gruncie rzeczy układami generacyjnymi. Wymagane opóźnienia T₁ i T₂ uzyskuje się z reguły za pomocą prostych układów przeładowania pojemności. Najczęściej są to układy RC lub układy ładowania pojemności stałym prądem. Układy z indukcyjnościami stosuje się stosunkowo rzadko. Uzyskiwane na wyjściu przerzutnika przebiegi napięciowe mają na ogół charakter fali prostokątnej lub trójkątnej. Chwile regeneracyjnych przerzutów wyznaczane są przez momenty, w których przebieg napięciowy wykładniczo lub liniowo zmienny osiąga ustalony próg komparacji.

Generatory przestrajane napięciem, czyli tzw. układy VCO (ang. voltage controlled oscillator) są na ogół przerzutnikami astabilnymi, w których czasy opóźnienia T₁ i T₂ zależą od napięcia sterującego. Na ogół konstruuje się układy VCO o liniowej zależności częstotliwości przebiegu generowanego f_g  1/(T₁  T₂ ) od napięcia sterującego. Różnorodność zastosowań układów VCO (np. układy PLL, przetworniki A/C, modulatory) czyni z tych układów ważny, uniwersalny blok konstrukcyjny. Przerzutniki monostabilne, przerzutniki astabilne, generatory fali prostokątnej, generatory VCO oraz układy różniczkujące cyfrowo tudzież sterowane układy opóźniające tworzą obszerną kategorię układów zwaną układami uzależnień czasowych.

Wzmacniacz operacyjny (ang. operational amplifier) to wzmacniacz napięciowy o bardzo dużym wzmocnieniu k_u i dwu wejściach oznaczanych symbolami „+” (tak zwane wejście nieodwracające) i „-” (tzw. wejście odwracające). Charakterystyczna dla wzmacniacza operacyjnego jest bardzo duża oporność wejściowa i bardzo mała wyjściowa. Wygodnie jest nawet przyjmować w rozważaniach pierwszego przybliżenia, że oporność wejściowa jest nieskończona a wyjściowa równa 0.

Oznaczenie wzmacniacza operacyjnego i jego charakterystyka przejściowa pokazane są na rys.1.

Rys.1. Wzmacniacz operacyjny i jego charakterystyka przejściowa, z uwzględnieniem efektu nasycania się wzmacniacza; U_max to maksymalne napięcie jakie może się pojawić na wyjściu wzmacniacza

Rys. 2. Układ wtórnika napięciowego zbudowany na wzmacniaczu operacyjnym

Na rys. 4. pokazany jest układ sumatora napięć na wzmacniaczu operacyjnym. Napięcie wyjściowe układu U_wy jest równe

$U_{wy} = -R_f\displaystyle\sum^m_{i=1} \frac{U_i}{R_i}$

Wynika to z bilansu prądów w węźle „-” i z faktu, że napięcie U ^ w tym węźle jest bardzo bliskie zeru jest to tzw. „zero pozorne”.

Rys. 3. Wzmacniacz o wzmocnieniu $k_u = - \frac{R_1}{R_2}$ zbudowany na wzmacniaczu operacyjnym

Rys. 4. Sumator analogowy

Rys. 5. Analogowy układ całkujący (tzw. integrator Millera)

Z kolei na rys.5. pokazany jest układ integratora Millera. Przez opornik R₁ (a więc i kondensator C) płynie prąd $\frac{U_{we}(t)}{R_1}$ ładując kondensator C , zatem napięcie na kondensatorze jest w chwili czasu t równe

$U_c(t) = - \displaystyle\int^t_0\frac{U_{we}(t)}{R_1}dt + U_c(0)$

Układy próbkująco-pamiętające (ang. sample&hold) pobierają próbkę sygnału wejściowego i pamiętają ją aż do następnego próbkowania (por. rys.1.). Dla zagadnień związanych z próbkowaniem zasadnicze jest następujące twierdzenie o próbkowaniu:

Twierdzenie (Kotielnikowa-Shannona o próbkowaniu):

Niech dla pewnych liczby rzeczywistych dodatnich _g i T oraz funkcji rzeczywistej f  C(R) (funkcja ciągła), takiej że f  L¹ (R, l ) (funkcja całkowalna), spełnione będą warunki  $\frac{2\pi}{T}$  2_g oraz supp f^ˆ  [_g ,_g ] (gdzie f^ˆ jest transformatą Fouriera funkcji f). Wówczas dla każdego t  R mamy

$f(t) = \displaystyle\sum^{+\infty}_{k=-\infty}f(k\cdot T) \frac{sin(\omega_g(t-kT))}{\omega_g(t-kT)}\qquad$(*)

Zbieżność szeregu (*) jest zbieżnością punktową.

Źródło sygnału sygnał z czasem ciągłym f : RR sygnał z czasem dyskretnym

Rys.1. Próbkowanie jednowymiarowego sygnału deterministycznego

Podobne twierdzenie można sformułować dla sygnałów losowych, a dokładniej dla procesów stochastycznych stacjonarnych w szerszym sensie.

Sens praktyczny powyższego twierdzenia jest taki, że przy spełnieniu pewnych warunków dotyczących sygnału (sygnałem jest funkcja f) potrafimy odtworzyć sygnał w dowolnym punkcie pobierając próbki sygnału dostatecznie gęsto. Niewiarygodne, przecież pomiędzy chwilami próbkowania sygnału nie oglądamy! No tak ale założenia o funkcji f są mocne, bardzo mocne. Częstotliwość, z którą trzeba co najmniej próbkować sygnał f, żeby móc odzyskać funkcję f, nazywa się częstotliwością Nyquista.

Rys. 2. Prosty układ próbkująco pamiętający a) oznaczenie schematowe b) rozwiązanie układowe

Przetworniki cyfrowo-analogowe czyli konwertery C/A (ang. Digital to Analog Converters, w skrócie D/A) służą do zamiany słowa binarnego w ustalonym kodzie numerycznym - np. NKB - na odpowiadającą temu słowu wartość napięcia (por. rys 3.).

Konwertery C/A znajdują zastosowanie w komputerowych systemach pomiarowych, cyfrowym przetwarzaniu sygnałów, sprzęcie audio i automatyce.

Rys.3. Konwerter C/A

Rys.4. Współpraca mikroprocesora z przetwornikiem C/A; na wyjściu układu możemy mieć podłączoną np. żarówkę, grzałkę czy silnik elektryczny; zmieniając słowo binarne przesyłane do konwertera zmieniamy np. szybkość obrotową silnika elektrycznego

Prosty przetwornik cyfrowo-analogowy wykorzystujący sumator na wzmacniaczu operacyjnym pokazany jest na rys. 5. Zasada jego działania wynika wprost z zasady działania sumatora. Zakładamy, że oporniki dołączone do węzła „-” wzmacniacza operacyjnego mają wartości R₁  R , R₂  2R , R₃  4R ,..., R  2^n1 R . Klucze P0, P1,...,P(n-1) sterowane są n bitami przetwarzanego słowa binarnego a_n1 , a_n2 ,..., a₀ . Jedynka włącza klucz, zero wyłącza. ^U ref oznacza napięcie referencyjne, czyli napięcie wzorcowe.

Wadą układu są duże różnice wartości oporników R₁ , R₂ ,..., R_n . Napięcie na wyjściu układu jest równe

U_wy (a_n1 , a_n2 ,..., a₀ )  $-U_{ref} \frac{R_f}{R} \displaystyle\sum^{n-1}_{i=0}a_i\cdot2^i$

Rys. 5. Prosty konwerter C/A

Innym (częściej stosowanym) układem przetwornika C/A jest tzw. przetwornik drabinkowy.

Przetworniki analogowo-cyfrowe, czyli konwertery A/C albo konwertery D/A (ang. Digital to Analog Converters), służą do zamiany wartości analogowej napięcia na słowo binarne reprezentujące w ustalonym kodzie numerycznym wartość napięcia wejściowego. Mówimy, że konwerter jest n-bitowy, jeśli słowo wyjściowe konwertera jest n-bitowe.

Konwertery A/C znajdują zastosowanie w komputerowych systemach pomiarowych, cyfrowym przetwarzaniu sygnałów, sprzęcie audio i automatyce.

Koncepcyjnie najprostszym przetwornikiem A/C jest układ z bezpośrednim porównaniem nazywany również konwerterem typu flash. Układy tego typu należą do najszybszych. Typowy czas konwersji dla takiego układu jest rzędu 10 ns. Zasada działania jest następująca: Załóżmy dla uproszczenia, że napięcie wejściowe U_we jest nieujemne i mniejsze równe od napięcia referencyjnego. Napięcie wejściowe podawane jest na układ 2ⁿ komparatorów i porównywane równolegle z pośrednimi napięciami wzorcowymi

$U_{ref, k} = \frac{1}{2}\cdot \frac{*_{ref}}{2^n} + k \frac{U_{ref}}{2^n}$

uzyskanymi z dzielnika oporowego. Na wyjściu układu komparatorów analogowych pojawia się słowo kodowe 2ⁿ bitowego kodu temperaturowego, które translator kodu zamienia na odpowiadające mu słowo n-bitowe w kodzie NKB.

Rys. 6. Układ konwertera typu flash

Bardzo popularnym i często stosowanym konwerterem jest tzw. konwerter A/C z sukcesywną aproksymacją nazywany również konwerterem z porównaniem sukcesywnym. Schemat układu pokazany jest na rys. 7a). Układ przeprowadza konwersję napięcia U_we w n krokach (w n taktach zegara), gdzie n jest liczbą bitów konwertera. Najpierw w rejestrze SAR ustawiane jest n-bitowe słowo 1000...0 czyli a_n1  1 i a_k  0 dla k  0,1,..., n  2 , a następnie wynik konwersji C/A tego słowa porównywany jest z napięciem wejściowym U_we . Jeśli słowo binarne jest za małe (tzn. konwersja na wartość analogową daje napięcie mniejsze od U_we ), to pozostawiamy 1 na pozycji a_n1 na stałe (tzn. przyjmujemy a_n1  1), w przeciwnym razie ustawiamy na stałe a_n1  0 . Podobnie postępujemy z kolejnym bitem a_n2 . Podstawiamy a_n2  1 i sprawdzamy wynik konwersji słowa 11000...0 ustawiając zależnie od wyniku porównania bit a_n2 . Przebieg napięcia na wyjściu konwertera C/A wchodzącego w skład konwertera A/C z sukcesywną aproksymacją pokazany jest na rys. 7b). Po n taktach zegara wszystkie bity słowa a_n1a_n2 ...a₀ są już prawidłowo ustawione.

a)

b)

Rys. 7. a) Konwerter A/C z sukcesywną aproksymacją; b) Przebieg napięcia na wyjściu konwertera C/A

Warto jeszcze wspomnieć o tzw. konwerterach   . Są to układy osiągające dokładności przekraczające 20 bitów, doskonale nadające się do scalenia.

Istnieje dużo rozmaitego typu układów konwerterów. Zainteresowanych tym tematem odsyłamy do literatury [5]. Niektóre mikroprocesory jednoukładowe (mikrokontrolery) i mikroprocesory sygnałowe wyposażone są we własne przetworniki A/C (i niekiedy C/A umieszczone wewnątrz układu scalonego mikroprocesora.

Rys. 8. Najprostszy układ konwertera A/C z licznikiem modulo 2ⁿ

Układ przetwornika A/C na ogół współpracuje z układem próbkująco-pamiętającym (por. rys. 9.)

Rys. 9. Współpraca układu S/H z konwerterem A/C