Podręcznik

Strona: SEZAM - System Edukacyjnych Zasobów Akademickich i Multimedialnych
Kurs: Podstawy mikroelektroniki - wprowadzenie
Książka: Podręcznik
Wydrukowane przez użytkownika: Gość
Data: czwartek, 21 listopada 2024, 22:27

1. Wstęp: podstawowe terminy

Techniki informacyjne (Information Technology) obejmują pozyskiwanie, przesyłanie, przetwarzanie, przechowywanie i udostępnianie informacji. Informacje te przenoszone są przez sygnały - zmienne w czasie przebiegi wielkości fizycznych (jak prąd, napięcie). Najczęściej do przenoszenia informacji służą sygały elektryczne, optyczne i akustyczne, a do pierwotnych nośników informacji zalicza się przede wszystkim elektrony i fale elektromagnetyczne.

 

Realizacja fizyczna systemów informatycznych polega zwykle na tworzeniu urządzeń realizujących wymienione wyżej funkcje przez wykorzystanie zjawisk opartych na sterowanym transporcie elektronów i propagacji fali elektromagnetycznej. W ramach elektroniki do przetwarzania sygnałów niosących informacje wykorzystuje się układy i systemy elektroniczne realizowane zwykle w werscji scalonej w kryształach półprzewodnikowych. Wymiary elementów tych układów zredukowane są do skali mikrometrowej i częściowo nanometrowej.

 

Termin mikroelektronika powstał jako określenie obszaru techniki obejmującego realizację, tj. zaprojektowanie i wyprodukowanie podzespołów elektronicznych w czasach, kiedy układy elektroniczne realizowane były przez połączenie dyskretnych (indywidualnych) elementów aktywnych i biernych na płytach drukowanych. Człon mikro odróżniał te elementy elektroniczne od makroskali całego układu, a ponadto nawiązywał do najlepszych wówczas osiągnięć w redukcji części wymiarów do poziomu mikrometrowego.

Postęp technologii mikroelektronicznych i rozwój metod projektowania doprowadziły do realizacji całych systemów elektronicznych w postaci monolitycznych półprzewodnikowych układów scalonych (System on Chip). Wskazuje to nie tylko na scalenie technologiczne, ale także na postępującą integrację wielu obszarów elektroniki i inżynierii komputerowej w metodologii projektowania. O ile w aspekcie technik wytwarzania tradycyjne rozumienie obszaru mikroelektroniki w zasadzie nie zmieniło się, chociaż korzysta się z coraz bardziej wyrafinowanych, precyzyjnych (na skalę nawet nanometrową) operacji technologicznych, to w odniesieniu do realizacji „podzespołów” termin mikroelektronika stał się bardzo pojemny i jest używany niejednoznacznie.

Niniejszy przedmiot nawiązuje w dużym stopniu do tradycyjnej nazwy mikroelektronika przy czym płytkę drukowaną zastąpił monolityczny układ scalony (chip), którego elementy są w centum uwagi zamiast dawnych dyskretnych przyrządów.

 

Celem przedmiotu jest zapoznanie studentów z modelami elementów układów scalonych oraz podstawowymi technologiami ich wytwarzania.

Ambicją autora przedmiotu jest przekazanie studentom podstawowej wiedzy i umiejętności z obszaru mikroelektroniki w sposób spójny, nastawiony na zrozumienie zagadnień (a nie pamięciowe opanowanie informacji encyklopedycznych) oraz ułatwienie samodzielnych studiów dla pogłębienia wiadomości i zdobywania nowych kompetencji w miarę rozwoju elektroniki i inżynierii komputerowej.

 

Powiązania z innymi przedmiotami: Przedmiot Mikroelektronika oparty jest na znajomości fizyki (zwłaszcza elektromagnetyzmu i fizyki ciała stałego) oraz teorii obwodów. Stanowi pogłębienie i rozszerzenie wiadomości z Podstaw Elektroniki. Jest też uzupełnieniem do przedmiotu Układy Scalone, poświęconego głównie aspektom projektowym.

 

W zasadniczej części podręcznik oparty jest na wykładach z tej tematyki prowadzonych w różnych wersjach przez autora od 1980 roku na Wydziale Elektroniki i Technik Informacyjnych Politechniki Warszawskiej.

 

Systemy scalone projektuje się w oparciu o metody komputerowe służące syntezie, weryfikacji i optymalizacji projektów. Istotnym składnikiem systemów komputerowego wspomagania projektowania (CAD) jest program symulacji układów elektronicznych. Do rozwiązywania części zadań i problemów zaproponowano wykorzystanie programu o nazwie PSPICE udostępnionego publicznie: OrCAD Pspice Demo Version 9.1.

2. Technologie mikroelektroniczne

Realizacja układów scalonych spełniających zadane funkcje elektryczne i/lub logiczne stanowi przedmiot mikroelektroniki i w uproszczeniu obejmuje:

  • syntezę projektu elektrycznego/logicznego,
  • jego przetworzenie na projekt struktury fizycznej układu i
  • wyprodukowanie układu w odpowiednim materiale podczas procesu technologicznego.

Rozważana tu będzie tylko najważniejsza grupa przyrządów wykonanych w półprzewodniku monokrystalicznym, tj. w technologii monolitycznej.

 

Właściwości funkcjonalne elementów i podstawowych komórek układów scalonych zależą od ich konstrukcji, to znaczy od kształtów poszczególnych obszarów w strukturze półprzewodnikowej, rozkładów koncentracji domieszek i innych parametrów fizycznych określonych w procesie technologicznym.

Z tego względu, przed wprowadzeniem modeli złączy i tranzystorów, przedstawiono zarys operacji technologicznych, których zadaniem jest wykonanie na i w podłożu krzemowym warstw o różnych właściwościach fizycznych:

  • nanoszenie warstw różnych materiałów o odpowiedniej grubości na powierzchnię struktury i definiowanie ich kształtów,
  • lokalne, selektywne modyfikowanie właściwości określonych obszarów w objętości struktury monokrystalicznej.

 

Podstawowym, powszechnie stosowanym materiałem półprzewodnikowym jest obecnie krzem Si. W zastosowaniach specjalnych wykorzystuje się związki o ogólnym symbolu (wskazującym przynależność do grupy układu okresowego pierwiastków) AIIIBV, zwłaszcza arsenek galu GaAs w paśmie mikrofalowym. Pewien renesans zastosowań germanu (historycznie pierwszego materiału wykorzystanego w tranzystorze ostrzowym J. Bardeena i W. H. Brattaina w 1948 r.) ma miejsce w technologii krzemowej w postaci warstw krzemo-germanowych SixGey. Są one wprowadzane jako bazy tranzystorów bipolarnych i kanały tranzystorów unipolarnych ze względu na węższe pasmo zabronione i większą ruchliwość nośników ładunku niż w krzemie.

 

Jedynie zarys technologii krzemowej będzie tu przedstawiony, ale większość operacji jest podobna w odniesieniu do innych materiałów podłoża. Płytki podłożowe o grubości kilkuset mm i średnicy od kilku do kilkunastu cali, wycinane są z lasek monokryształu wyciąganego metodą Czochralskiego z fazy ciekłej. Po oszlifowaniu i oczyszczeniu powierzchni (usunięciu warstwy zdefektowanej strukturalnie i zanieczyszczonej innymi materiałami) płytki płasko-równoległe stanowią materiał wyjściowy do bezpośredniego wytwarzania w nich elementów układu i/lub naniesienia warstwy epitaksjalnej.

 

Epitaksja jest operacją wytwarzania warstwy półprzewodnika na podłożu monokrystalicznym z odwzorowaniem budowy krystalicznej tego podłoża, lecz posiadającej inne właściwości fizyczne ukształtowane w zadany sposób.

W technologii krzemowej epitaksja najczęściej realizowana jest z fazy gazowej w rurze kwarcowej (reaktorze) umieszczonej w piecu indukcyjnym. Doprowadzany do reaktora lotny związek krzemu (najczęściej silan SiH4) ulega rozkładowi w wysokiej temperaturze a uwolnione atomy krzemu krystalizują na podłożu (o temperaturze ok. 600oC). Wprowadzone do reaktora w trakcie epitaksji atomy domieszki zostają wbudowane do narastającej nowej warstwy monokrystalicznej. Koncentracja domieszki jest uzależniona od stężenia jej lotnego związku (ulegającego rozkładowi termicznemu) w reaktorze.

Homoepitaksja, czyli epitaksja warstwy tego samego półprzewodnika co podłoże, służy wytworzeniu słabo domieszkowanej warstwy na podłożu niskorezystywnym jak w tranzystorze indywidualnym (rys. 2.1), bądź w celu wykonania złącza p-n w układzie scalonym z izolacją złączową (rys. 2.2). Dzięki względnie niskiej temperaturze procesu można uzyskać dość ostry profil domieszkowania, który w analizie ilościowej można nieraz przybliżać rozkładem skokowym (rys. 2.3).

 

Uzupelnij opis obrazka

 

Rys. 2.1 Schematyczny przekrój indywidualnego tranzystora bipolarnego w klasycznej technologii epitaksjalno-planarnej

 

Uzupelnij opis obrazka

Rys. 2.2 Struktura tranzystora bipolarnego z izolacją LOCOS

 

Heteroepitaksja, czyli epitaksja warstwy z innego materiału niż podłoże, może być stosowana m. in. do nanoszenia warstwy krzemu na podłoże dielektryczne (Silicon on Saphire), a także wykonania warstwy krzemo-germanowej.

 

Modyfikacja (najczęściej selektywna) właściwości elektrycznych podłoża i już istniejących warstw przez domieszkowanie donorami lub akceptorami realizowana jest w operacjach implantacji i dyfuzji.

 

We współczesnych technologiach mikroelektronicznych implantacja Eimpl jonów stanowi podstawowy sposób wprowadzania określonej dawki domieszki do półprzewodnika. Polega na wbijaniu wysokoenergetycznych jonów domieszki w podłoże półprzewodnikowe. W urządzeniu nazywanym implantatorem wiązkę tych jonów uwolnionych termicznie ze źródła, przyspiesza się i ogniskuje w specjalnym układzie pól elektrycznych oraz oczyszcza zakrzywiając tor wiązki w polu magnetycznym (eliminacja jonów o innej masie).

W wyniku implantacji uzyskuje się rozkłady domieszek, które można aproksymować funkcją Gaussa (rys. 2.3) (dokładniej superpozycją tych funkcji – rozkładem Pearsona). Koncentracja domieszki zależy przede wszystkim od dawki, a zasięg od energii implantowanych jonów (kilkadziesiąt lub stokilkadziesiąt eV). W trakcie wygrzewania poimplantacyjnego formuje się docelowy rozkład domieszek i odbudowuje uszkodzoną strukturę krystaliczną w cienkiej warstwie przypowierzchniowej (problem ten jest zredukowany w przypadku implantacji przez warstewkę tlenku krzemu).

 

Formowanie docelowego rozkładu domieszek w procesie wysokotemperaturowym (ponad 1000 oC) polega na dyfuzji domieszki w te obszary podłoża, gdzie jej koncentracja jest niższa, w wyniku chaotycznych ruchów cieplnych. Zjawisko to opisują znane w fizyce prawa Ficka, a rozkład koncentracji uzyskany w wyniku omawianej dyfuzji z ograniczonego źródła (warstwy do której wprowadzono ściśle określoną dawkę domieszki) można aproksymować także rozkładem Gaussa Erozg (rys. 2.3). Należy podkreślić, że w procesie technologicznym występuje wiele operacji wysokotemperaturowych, podczas których domieszki wcześniej wprowadzone ulegają rozdyfundowaniu, co oznacza, że końcowy rozkład domieszki jest wynikiem dyfuzji wielostopniowej.

Wyżej wymieniony rodzaj dyfuzji nazywany bywa redyfuzją w odróżnieniu od predyfuzji – operacji służącej do wprowadzenia domieszki do podłoża z zewnętrznego źródła o nieograniczonej wydajności (predyfuzja obecnie nie jest w zasadzie stosowana ze względu na trudności w kontrolowaniu zwłaszcza płytkiego domieszkowania).

 

Uzupelnij opis obrazka

Rys. 2.3 Rozkłady koncentracji domieszek w złączu p-n

 

 

W układach scalonych stosowane są warstwy dielektryczne do izolacji różnych obszarów przewodzących i do pasywacji ochronnej układu oraz jako dielektryk w kondensatorze MOS (rys. Rtcmosc1).

 

Uzupelnij opis obrazka

Rys. 2.4 Uproszczona struktura inwertera CMOS

 

Technologia krzemowa jest pod tym względem wyjątkowo wygodna, ponieważ naturalnym dielektrykiem jest dwutlenek krzemu SiO2, który można łatwo uzyskać przez utlenianie termiczne podłoża krzemowego. Można w ten sposób wytworzyć cienki (nawet rzędu pojedynczych nm) tlenek bramkowy w tranzystorze MOS i grube warstwy pasywujące podłoże (rzędu setek nm), a nawet obszary o grubości pojedynczych mm zagłębione w podłożu dzielące warstwę epitaksjalną na izolowane wyspy (rys. 2.2). Łatwość wytworzenia tego tlenku stanowi o jeszcze jednym bardzo ważnym zastosowaniu: do maskowania podłoża w procesach selektywnego domieszkowania.

W innych przypadkach warstwy dielektryczne są osadzane chemicznie z fazy gazowej - CVD (Chemical Vapor Deposition). Metodą tą nanosi się warstwy szkliwa (mieszaniny tlenków) izolującego kolejne poziomy metalizacji (połączeń wewnątrzukładowych) i ochraniającego cały układ oraz inne materiały dielektryczne jak azotek krzemowy Si3N4 (wykorzystywany przede wszystkim do maskowania przy selektywnym utlenianiu podłoża).

 

W układach scalonych nanoszone są również warstwy przewodzące. Są to warstwy polikrzemowe (wytwarzane metodą CVD) stanowiące bramki tranzystora MOS (rys. 2.4) oraz warstwy metalizacji Al. lub Cu, tworzące kontakty elektryczne do elementów oraz połączenia wewnątrzukładowe (wielopoziomowe).

 

W celu odwzorowania projektu topografii układu (layoutu) definiującego kształty poszczególnych obszarów w podłożu oraz warstw wytwarzanych na powierzchni, każda z wymienionych wyżej operacji stowarzyszona jest z operacjami maskowania i litografii.

Jak już wspomniano, jako materiał maskujący wykorzystuje się tlenek termiczny (w operacjach domieszkowania) i azotek krzemowy (do selektywnego utleniania). Pierwotną warstwą maskującą pozwalającą wytrawić odpowiednie okna w tych materiałach (także okien kontaktowych), bądź stanowiącą samodzielnie maskę do selektywnego domieszkowania podłoża lub trawienia definiującego kształt połączeń przewodzących i bramek tranzystorów MOS, jest tzw. rezyst. Jest to materiał zmieniający swoje właściwości chemiczne pod wpływem odpowiedniego promieniowania: w zakresie widzialnym (fotolitografia) lub rentgenowskiego.

Zgodnie z projektem maski do określonej operacji technologicznej naświetlane są odpowiednie obszary fotorezystu, co prowadzi do zróżnicowania (w wyniku polimeryzacji lub depolimeryzacji) rozpuszczalności tego materiału w odpowiednich substancjach trawiących. Obszary rozpuszczalne są usuwane tworząc okna do następnych procesów: domieszkowania lub trawienia kolejnej warstwy w specjalnie dobranym rozpuszczalniku nie naruszającym rezystu.

Możliwe jest również bezpośrednie wykonywanie okien bombardując warstwę maskującą wiązką elektronów (elektronolitografia).

Warto zwrócić uwagę, że dyfuzja (lateralna) i litografia są operacjami krytycznymi z punktu widzenia minimalizacji wymiarów charakterystycznych.

Zbiór minimalnych wymiarów obszarów dyfuzyjnych, bramek tranzystorów, okien kontaktowych, ścieżek połączeń, itd., a także minimalnych odległości między nimi, stanowi podstawowe technologiczne uwarunkowanie dla projektanta układu - tzw. reguły projektowania.

 

Do ostatnich operacji produkcyjnych należy montaż zewnętrznych wyprowadzeń elektrycznych i hermetyzacja układu w obudowie.

 

Spośród wymienionych etapów procesu technologicznego, wynik operacji litografii (wymiary obszarów), domieszkowania (rozkład koncentracji domieszek) oraz utleniania (grubość tlenku bramkowego) mają pierwszorzędne znaczenie dla przeprowadzenia analizy ilościowej i stworzenia modeli elementów układów scalonych.

 

Operacje domieszkowania przeprowadzone selektywnie i w odpowiedniej sekwencji prowadzą do ukształtowania złącz p-n stanowiących części składowe elementów półprzewodnikowych takich jak tranzystor bipolarny czy tranzystor MOS. Są to struktury trójwymiarowe, ale ze względu na trudności matematyczne modele analityczne przedstawione w podręczniku wykorzystują rozkłady jednowymiarowe domieszek.

 

Przykładowo, najprostszy rozkład koncentracji domieszek w tranzystorze bipolarnym w kierunku prostopadłym do powierzchni płytki można przedstawić następująco:

 

>Uzupelnij opis obrazka

Rys. 2.5 Rozkład koncentracji domieszek w tranzystorze bipolarnym

 

Rozkład koncentracji domieszek określających właściwości elektryczne poszczególnych obszarów złącza p-n zależy od  sposobu jego wytwarzania.

Dla potrzeb ilościowej analizy właściwości elektrycznych złącza p-n rzeczywiste rozkłady domieszek mogą być aproksymowane:

 

  1. rozkładem skokowym np. w przypadku złącza epitaksjalnego

N( x) =\begin{cases} -N_{a} =\mathrm{const} \ \ \ x< x_{j}\\ \ \ N_{d} =\mathrm{const} \ \ \ x\geq x_{j} \end{cases}      (2.1)

 

b) rozkładem Gaussa Erozg w przypadku wprowadzenia domieszek do półprzewodnika metodą implantacji lub dyfuzji:

N(x)=N_{S}exp(-ax^{2})                         (2.2)

 

Funkcja ta jest niewygodna w obliczeniach (jej całka nie stanowi funkcji analitycznej). Stosuje się więc dalsze uproszczenia w postaci funkcji wykładniczej:

N(x)=N_{S}exp(-bx)                           (2.3)

 

a nawet liniowej:

N(x)=N_{S}(1-cx)                              (2.4)

 

 

Proces wytwarzania współczesnych wyrobów elektronicznych wymaga wielokrotnego wykonania zasygnalizowanych operacji technologicznych - łącznie kilkuset. Przykładowy - skrócony proces wytwarzania układów CMOS oraz modele podstawowych operacji przedstawiono w dalszej części przedmiotu.

 

3. Komputerowo wspomagane projektowanie

Realizacja układów i systemów elektronicznych w zaawansowanych współczesnych technologiach mikroelektronicznych jest możliwa jedynie przy wykorzystaniu nowoczesnych metod projektowania układów scalonych i procesów ich wytwarzania. Są to metody komputerowe, umożliwiające syntezę i projektowanie graficzne układów oraz wszechstronną weryfikację projektów.

 

Na proces projektowania składają się kolejne przekształcenia reprezentacji projektu na różnych poziomach abstrakcji. Kolejne fazy tego procesu można schematycznie przedstawić następująco:

 

Rys. 3.1 Uproszczony schemat procesu projektowania systemu elektronicznego

 

Stosownie do zadanych wymagań użytkowych dokonuje się specyfikacji architektury systemu, komunikacji zewnętrznej (interfejsów), rynku i aspektów ekonomicznych, technologii produkcji, metodologii projektowania i dostępnych narzędzi projektowych.

 

Projektowanie funkcjonalne służy opracowaniu, zgodnie z wykonaną specyfikacją, reprezentacji behawioralnej, tzn. definiuje stany wyjść systemu jako funkcje stanów na wejściach, np. w postaci zestawu instrukcji lub diagramu czasowego.

 

Podczas projektowania logicznego przetwarza się projekt funkcjonalny w strukturę logiczną, wykorzystując w reprezentacji np. diagramy logiczne. Na tym etapie symulacje przeprowadza się na poziomie tranzystora, bramki logicznej lub rejestrów.

 

Etap projektowania układowego prowadzi do struktury elektrycznej (schematu elektrycznego), w której definiowane są parametry elementów układu (tranzystorów i elementów biernych) tak, aby spełnić wymagania dotyczące opóźnień sygnału. Do analizy stosowane są symulatory elektryczne pozwalające wyznaczać wartości napięć między węzłami i prądów w gałęziach układu oraz charakterystyki czasowe. Jednym z najpopularniejszych takich programów jest SPICE (Simulation Program. Integrated Circuit Emphasis).

 

Projektowanie fizyczne służy przekształceniu reprezentacji behawioralnej lub strukturalnej w topografię układu, czyli określeniu kształtów w maskach wykorzystywanych w produkcji systemu. Na tym etapie stopień automatyzacji może być bardzo zróżnicowany w zależności od przyjętego stylu projektowania:

 

Rys. 3.2 Style projektowania i ich podstawowe cechy

 

Metoda full custom charakteryzuje się brakiem ograniczeń w procesie projektowania poza regułami projektowania i daje największe możliwości realizacji inwencji twórczej projektanta, który optymalizuje projekt od poziomu pojedynczego tranzystora. Ten sposób projektowania oznacza częściowo „ręczne” korzystanie z edytorów graficznych i jest słabo zautomatyzowany, a zatem czasochłonny i kosztowny. Pozwala za to realizować wyrafinowane projekty w dużym stopniu zoptymalizowane przy użyciu odpowiednich narzędzi programowych (CAD) do analizy i weryfikacji, co ma także znaczenie ekonomiczne w produkcji masowej. Ten styl projektowania jest szczególnie istotny w projektowaniu układów analogowych.

 

Metoda komórek standardowych redukuje złożoność procesu projektowania dzięki standaryzacji fragmentów systemu (od kilku tranzystorowych bramek logicznych do dużych podsystemów – nawet mikroprocesorów) i wprowadza hierarchiczne przyporządkowanie komórek.

Pozwala to projektantowi operować na wyższym poziomie abstrakcji - symbolami komórek (zgodność z regułami projektowania wymuszana jest automatycznie przez program służący do syntezy) zachowując jednocześnie możliwości twórczego ingerowania w topografię systemu.

Dalej idąca automatyzacja jest tu możliwa przy wykorzystaniu języka opisu sprzętu HDL (Hardware Description Language). Rola projektanta jest wówczas ograniczona do etapu formułowania reprezentacji behawioralnej - opisu funkcji w języku opisu wysokiego poziomu. Przetworzenie projektu do poziomu topografii układu odbywa się automatycznie.

 

Metoda gate array (tablic bramkowych) polega na projektowaniu połączeń wewnątrzukładowych i przepalaniu ścieżek metalizacji w gotowych, standardowych matrycach. Jest to metoda zanikająca.

 

Metoda PLD (Programable Logic Design) polegająca na zaprogramowaniu (sposobami elektrycznymi) funkcji gotowego układu cyfrowego, jest szybka i tania, ale układ tak zaprojektowany może mieć gorsze parametry (zwłaszcza większy pobór mocy) i większą powierzchnię układu. Z tych powodów jest przydatna przede wszystkim do projektowania krótkich serii układów oraz do praktycznego testowania układów obarczonych dużym ryzykiem.

 

Udział układów zaprojektowanych metodą komórek standardowych wynosi obecnie ponad 60%, a metodą PLD 15% wartości produkcji światowej układów scalonych.

 

Procesy projektowania i wytwarzania układów scalonych są czasochłonne i kosztowne. Konieczne jest więc wyeliminowanie błędów przed wykonaniem prototypu, korzystając z narzędzi do analizy i weryfikacji, które pozwalają m. in. na:

  • sprawdzenie reguł projektowania ,
  • ekstrakcję schematu elektrycznego (i logicznego) na podstawie topografii układu,
  • ekstrakcję parametrów fizycznych i elektrycznych elementów układu na podstawie danych o technologii wytwarzania i topografii,
  • symulację elektryczną (i logiczną) układu.

 

Zaprojektowanie układu poprawnego funkcjonalnie i zajmującego jak najmniejszą powierzchnię (przy zachowaniu reguł projektowania) nie wystarcza do osiągnięcia sukcesu produkcyjnego. Wytworzone struktury różnią się między sobą właściwościami tak znacznie, że część z nich nie spełnia założonych wymagań i tym samym uzysk produkcyjny (stosunek liczby układów spełniających wymagania do liczby wszystkich układów wytworzonych w danej partii produkcyjnej) nie osiąga 100%. Rozrzuty produkcyjne parametrów fizycznych i geometrii poszczególnych elementów, a w konsekwencji wahania właściwości elektrycznych układów, spowodowane są losowymi zaburzeniami operacji technologicznych (temperatury, czasu, energii i dawki implantacji itd.).

Wrażliwość projektowanego układu na zaburzenia produkcyjne można przewidzieć wykorzystując technikę analizy statystycznej. Taki system wspomagania projektowania układów scalonych VLSI oparty na metodzie Monte-Carlo, opracowano w Instytucie Mikroelektroniki i Optoelektroniki Politechniki Warszawskiej:

 

Rys. 3.3 Uproszczony schemat blokowy systemu IMiOCAD

 

W skład tego systemu wchodzi:

  • edytor graficzny (UNCLE) do projektowania topografii układu,
  • statystyczny ekstraktor Eextr schematu elektrycznego (EXCESS) uwzględniający elementy pasożytnicze i współpracujący z programem symulującym obszary wrażliwe na defekty punktowe (SENSAT),
  • symulator procesu technologicznego i elementów układu scalonego (SYPRUS) obliczający parametry fizyczne struktury i elektryczne elementów układu w pętli MonteCarlo dla zaburzonych parametrów procesu technologicznego,
  • symulator obwodu elektrycznego (wykorzystano dostępny program SPICE), obliczający parametry elektryczne układu,
  • program do opracowania statystycznego wyników symulacji (STATIC), dostarczający histogramy (wykorzystywane do obliczenia uzysku) i wykresy rozproszenia (przedstawiają korelacje wybranych par parametrów – wykorzystywane do optymalizacji projektu)

 

Upowszechnienie umiejętności projektowania układów scalonych, w tym posługiwania się narzędziami do ich symulacji ma istotne znaczenie ze względu na to, że o konkurencyjności funkcjonalnej i ekonomicznej nowych wyrobów elektronicznych decyduje ich realizacja w postaci układów scalonych (nie wystarcza już łączenie na płycie drukowanej samych standardowych układów katalogowych i elementów indywidualnych). Takie układy stanowiące realizację koncepcji funkcjonalnej konkretnego urządzenia nazywane są układami specjalizowanymi ASIC (Application Specific Integrated Circuit). Równocześnie lepiej chronione są prawa autorskie. Dzięki łatwemu dostępowi (przesyłanie projektów przez internet) do producentów stosujących system MPW (Multi Project Wafer) pozwalający wykonywać różne projekty w jednej serii produkcyjnej, koszty indywidualne takich układów odpowiadają produkcji masowej.

 

4. Wprowadzenie do symulacji elektrycznej - Program PSpice

Jak już wspomniano, do analizy projektu elektrycznego stosowane są symulatory pozwalające wyznaczać wartości napięć między węzłami i prądów w gałęziach układu oraz charakterystyki czasowe. Jednym z najpopularniejszych programów symulacji obwodów elektronicznych jest SPICE (Simulation Program. Integrated Circuit Emphasis).

 

Do rozwiązywania części zadań i problemów zaproponowano wykorzystanie wersji tego programu o nazwie PSPICE udostępnionej publicznie przez Cadence Design Systems, Inc. (http://pcb.cadence.com).

 

STRUKTURA DANYCH WEJŚCIOWYCH

 

Przed uruchomieniem symulacji należy wprowadzić dane wejściowe obejmujące kompletny opis układu oraz instrukcje definiujące rodzaj analizy, w postaci pliku w odpowiednim formacie.

 

Zbiór wejściowy znajduje się w pliku tekstowym (z rozszerzeniem *.cir) i składa się z następujących podstawowych elementów:

  • linia tytułowa (może być pusta),
  • opis topografii układu,
  • opis modeli elementów,
  • opis źródeł sygnałów,
  • dyrektywy pomocnicze i instrukcje sterujące analiz,
  • dyrektywa .END kończąca zbiór

 

W jednym pliku może się znajdować kilka takich zbiorów - analizy poszczególnych układów wykonywane są wówczas kolejno bez ingerencji użytkownika.

 

Opis topografii układu

Topografię układu opisuje się przypisując każdemu z elementów układu unikalną nazwę oraz numery węzłów do których jest przyłączony (numer węzła 0 jest zarezerwowany dla węzła masy). Nazwy elementów zaczynają się od litery oznaczającej typ elementu, np. nazwa rezystora zaczyna się od litery R, kondensatora - od C, itd.

Ekele Opis topografii układu obejmuje zatem tyle linii pliku wejściowego, ile elementów występuje w układzie. Każda z tych linii nazywana jest dalej kartą elementu. Karta elementu oprócz jego nazwy i numerów węzłów podanych w ściśle określonej kolejności zawiera informację ilościową o elemencie:

  • podaną explicite wartość podstawowego parametru w przypadku elementów biernych (np. wartość rezystancji w przypadku rezystora),
  • odniesienie do modelu (nazwę modelu) w przypadku diod i tranzystorów oraz informację geometryczną o konstrukcji (długość i szerokość kanału tranzystora MOS i inne).

 

Przykłady:

 

R1 2 1 10

stanowi kartę rezystora o nazwie R1 i rezystancji 10 W, przyłączonego do węzłów 1 i 2;

 

D1 5 6 DMOD 2

stanowi kartę diody przyłączonej do węzłów: obszar p – 5, obszar n – 6, której parametry zawiera model o nazwie DMOD, znormalizowana powierzchnia złącza wynosi 2;

 

Q1 2 1 0 3 NPN1 1.5

stanowi kartę tranzystora bipolarnego o nazwie Q1 przyłączonego do węzłów: kolektor - 2, baza – 1, emiter - 0, podłoże – 3, którego parametry zawiera model o nazwie NPN1, znormalizowana powierzchnia złącza emiterowego wynosi 1.5;

 

M1 2 1 0 0 NE W=4U L=2U AD=20P AS=20P

stanowi kartę tranzystora MOS o nazwie M1 przyłączonego do węzłów: dren - 2, bramka – 1, źródło i podłoże – 0, którego parametry zawiera model o nazwie NE, wymiary kanału wynoszą: szerokość 4 mm i długość 2 mm, powierzchnie drenu i źródła są równe 20 mm2.

 

Opis modeli elementów

Ekmod Parametry modeli diod i tranzystorów wykorzystywane podczas symulacji podawane są w specjalnie wyróżnionych liniach nazywanych kartami modeli. Jest ich mniej niż diod i tranzystorów w układzie, ponieważ w układzie występuje ograniczona liczba różnych typów tych elementów. Innymi słowy, ta sama nazwa modelu może występować w kartach wielu elementów.

Ogólna postać karty modelu jest następująca:

 

.MODEL <nazwa modelu> <RODZAJ ELEMENTU> [parametry modelu]

 

gdzie RODZAJ ELEMENTU jest nazwą przyporządkowaną następująco:

D – dioda,

NPN – tranzystor npn,

PNP – tranzystor pnp,

LPNP – tranzystor boczny pnp,

NMOS – tranzystor MOS z kanałem typu n,

PMOS – tranzystor MOS z kanałem typu p.

 

Karty modelu mogą występować bezpośrednio w pliku wejściowym, ale także mogą znajdować się w bibliotece modeli. W takim przypadku należy podać odnośnik do tej biblioteki, np.:

 

Q1 2 1 0 NPN1

...

.lib modele.lib

 

co oznacza, że model tranzystora bipolarnego Q1 o nazwie NPN1 znajduje się w bibliotece: modele.lib.

 

Opis źródeł sygnałów

W zbiorze wejściowym oprócz elementów układu umieszcza się również deklaracje źródeł wymuszających napięciowych i prądowych. Sygnał generowany przez te źródła może mieć różny charakter, może to być sygnał stały, sinusoidalny, prostokątny itd. 

 

Przykład:

Vz 1 0 SIN(0 2 50Hz)

stanowi definicję źródła napięciowego przyłączonego do węzłów 1 i 0, generującego sygnał, którego składowa stała wynosi 0 V a składowa sinusoidalnie zmienna ma amplitudę 2V i częstotliwość 50 Hz.

 

Dyrektywy pomocnicze i instrukcje sterujące analiz

rozpoczynają się kropką, po której występuje nazwa polecenia i ewentualne parametry.

 

Przykład:

.dc Vz 0 3 .01

oznacza polecenie wykonania analizy stałoprądowej dla wartości napięcia źródła Vz zmieniającej się od 0V do 3V co 0.01V (takie polecenie może służyć wyznaczeniu charakterystyki prądowo-napięciowej).

 

Podstawowe modele diody i tranzystorów wykorzystywane w programie SPICE omówiono w lekcjach 4, 6 i 8. Więcej informacji na ten temat oraz formatu i sposobu edycji pliku wejściowego znajduje się w umieszczonej na płycie dokumentacji oraz w pomocy podręcznej programu.

Należy dodać, że istnieje wiele wersji programu SPICE różniących się możliwościami symulacyjnymi i sposobem komunikacji z użytkownikiem, w szczególności zautomatyzowaną edycją pliku wejściowego (na podstawie schematu elektrycznego układu).

 

PODSTAWY OBSŁUGI PSpice

 

Uruchomienie programu następuje poprzez wybranie z menu START opcji:

Programy->PSpice Student->PSpice AD Student.

 

W celu wykonania symulacji określonego układu należy poprzez wybór z menu File->Open otworzyć właściwy plik wejściowy (z rozszerzeniem .cir). Jak już wspomniano, jest to plik tekstowy, a zatem może być edytowany przy pomocy edytora wewnętrznego lub dowolnego innego edytora.

Tekstowy plik wyjściowy można obejrzeć przy pomocy polecenia View->Output File.

 

Uruchomienie symulacji następuje przez wybór z menu Simulation->Run.

 

Program posiada wygodny interfejs graficzny, który umożliwia po zakończeniu symulacji obejrzenie otrzymanych charakterystyk.

Poprzez opcje: Trace-> Add Trace

dokonuje się wyboru interesujących wielkości (np. potencjałów w konkretnych węzłach lub prądów płynących we wskazanych gałęziach), które zostaną wykreślone.

 

Polecenie Plot->Axis Settings

umożliwia wybór zmiennej niezależnej (na osi poziomej) i zdefiniowanie parametrów wykresu takich jak przedziały wartości na osiach, typ wykresu (liniowy, logarytmiczny itd.).

 

Opcja View->Zoom

pozwala na powiększenie fragmentów charakterystyki.

 

 

W poszczególnych rozdziałach w sekcji zadań znajdują się zadania symulacyjne z użyciem programu PSPICE. Zachęcamy jednak także do samodzielnej pracy z programem, np. do wykonywania analizy układów opisanych w treści podręcznika.

 

5. Podstawy fizyczne złącz półprzewodnikowych

Rozdział poświęcony jest złączu p-n znajdującemu zastosowanie zarówno jako element indywidualny – dioda, jak również stanowiącemu część składową bardziej złożonych elementów półprzewodnikowych. Krótko przedstawiono też złącze metal-półprzewodnik.Omówienie stanu równowagi termodynamicznej stanowi punkt wyjścia do poznania mechanizmu transportu nośników ładunku elektrycznego w złączu. Składniki prądu elektrycznego potraktowano jako wynik zjawisk rekombinacji-generacji elektronów i dziur.

5.1. Złacze p-n w równowadze termodynamicznej

Złącze p-n powstaje w półprzewodniku wokół powierzchni rozgraniczającej obszary przeciwnego typu: p i n. Istotne znaczenie złącz p-n wynika z ich silnie nieliniowej, asymetrycznej charakterystyki prądowo-napięciowej.
Wytworzenie w półprzewodniku dwóch obszarów przeciwnego typu oznacza powstanie pomiędzy nimi obszaru przejściowego, w którym koncentracje nośników ładunku elektrycznego (pochodzące głównie z jonizacji termicznej akceptorów i donorów) zmieniają się o wiele rzędów wartości i który stanowi dipolową warstwę ładunku przestrzennego. Obszar ten nazywany też warstwą zaporową, rozdziela neutralne obszary p i n.
 

 

Uzupelnij opis obrazka

 
 

Rys.5.1.  Jednowymiarowy model złącza p-n

 


O właściwościach elektrycznych poszczególnych obszarów złącza p-n decyduje rozkład koncentracji domieszek. Na wstępie rozważania prowadzone są na przykładzie złącza skokowego.
Uformowanie się warstwy zaporowej w złączu p-n zachodzi równolegle z technologicznym wytworzeniem złącza p-n. Łatwiej jednak jest to zjawisko przedstawić zakładając wytworzenie złącza przez nagłe zetknięcie wcześniej odosobnionych obszarów p i n.

Z różnicą koncentracji dziur i elektronów w obszarch p i n wiąże się różne położenie poziomu Fermiego, a więc różna średnia energia swobodnych nośników: praca wyjścia elektronów z obszaru n jest mniejsza niż z p. Stan przedstawiony na rysunku w postaci modelu pasmowego jest nietrwały:
 

 

Uzupelnij opis obrazka

 
 

Rys.5.2  Modele pasmowe rozdzielonych próbek półprzewodnika typu p i n

 


Po "złączeniu" obszarów p i n w jeden układ fizyczny (kryształ), powstaje ukierunkowany przepływ swobodnych nośników ładunku związany z gradientem ich koncentracji i zgodny z różnicą prac wyjścia. Oznacza to przepływ elektronów w paśmie przewodnictwa z obszaru n do p oraz dziur w paśmie walencyjnym z p do n. Przepływ ten prowadzi do wyrównywania w całym ośrodku koncentracji tych nośników, do stanu energetycznie bardziej prawdopodobnego (opis energetyczny):
 

 

Uzupelnij opis obrazka

 
 

Rys.5.3.  Model pasmowy złącza p-n w równowadze termodynamicznej

 


W obszarze przejściowym na skutek dyfuzyjnego odpływu nośników większościowych powstaje dipolowa warstwa ładunku przestrzennego, który wywołuje zmianę energii potencjalnej nośników i jest źródłem lokalnego pola elektrycznego (rys. 5.5) Zmiana ta uniemożliwia dalszy przepływ wypadkowego (dyfuzyjnego) strumienia dziur i elektronów. Pomiędzy powstałym polem elektrycznym a zakrzywieniem poziomów energetycznych zachodzi związek:

 

E=grad W

 (5.1)

 


Temu zakrzywiemiu odpowiada następujący rozkład potencjału elektrostatycznego:
 

 

Uzupelnij opis obrazka

 
 

Rys.5.4.  Rozkład potencjału elektrostatycznego w skokowym złączu p-n

 


Dipolową warstwę ładunku przestrzennego stanowi obszar o obniżonej koncentracji swobodnych nośników ładunku, nazywany warstwą zubożoną ( depletion layer) lub warstwą zaporową.
 

 

Uzupelnij opis obrazka

 
 

Rys.5.5.  Rozkłady koncentracji nośników, gęstości ładunku przestrzennego i pola elektrycznego w skokowym złączu p-n w równowadze termodynamicznej

 


Różnica potencjałów pomiędzy obszarami n i p na krawędziach tej warstwy (rys. 5.4) stanowi tzw. napięcie złączowe lub gradientowe oznaczane Uj. Używana jest też nazwa napięcie dyfuzyjne (oznaczane UD) głównie w odniesieniu do złącza skokowego. W tym przypadku, korzystając z rys. 5.3, wartość napięcia dyfuzyjnego można łatwo obliczyć z następujących związków:

 

U_{D}=\frac{1}{q}\cdot (W_{Fi[p]}-W_{Fi[n]})

 (5.2)

 


Uwzględniając:

 

p{_{p0}}(-d_{p})=n{_{i}}\cdot exp(\frac{\left ( W_{Fi[p]} - W_{F}\right )}{kT})   

 

 

 

 n{_{n0}}(-d_{n})=n{_{i}}\cdot exp(\frac{\left ( W_{F} - W_{Fi[n]}\right )}{kT})

 (5.3)

 


otrzymuje się:
 

 

U_{D}=\frac{kT}{q}\cdot ln\frac{n_{n0(d_{n})}-p_{p0(-d_{p})}}{n_{i}^{2}}_{}

 (5.4)

 


Powyższa różnica potencjałów stanowi barierę (rys. 5.4) uniemożliwiającą wypadkowy, dyfuzyjny przepływ elektronów i dziur między obszarami p i n, mimo istnienia gradientów koncentracji nośników. Z tego powodu ten szczególny przypadek obszaru zubożonego wyróżnia się nazwą warstwa zaporowa.
Innymi słowy, w równowadze termodynamicznej strumień większościowych elektronów przemieszczających się ruchem cieplnym z obszaru n do p i tam rekombinujących z dziurami, ma, na skutek hamującego oddziaływania pola elektrycznego w warstwie zaporowej, taką samą niewielką wartość, jak strumień mniejszościowych elektronów generowanych w obszarze p i przemieszczających się do obszaru n (opis półmikroskopowy).
Z makroskopowego punktu widzenia można to zjawisko ująć ilościowo jako zrównoważenie hipotetycznych niezależnych prądów: prądu dyfuzyjnego, który odpowiadałby określonemu gradientowi koncentracji oraz prądu unoszenia, który odpowiadałby powstałemu w warstwie zaporowej polu elektrycznemu:

 

\vec{J}_{n0}=q\mu _{n}n_{0}\vec{E}_{0}+qD_{n}\Delta n_{0} ,    \vec{J}_{p0}=q\mu _{p}p_{0}\vec{E}_{0}+qD_{p}\Delta p_{0}

   

 

Materiał dodatkowy

 

  • Opis energetyczny

    Przemieszczające się nośniki obdarzone są ładunkiem elektrycznym i dlatego, w pobliżu granicy metalurgicznej zakłócona zostaje lokalna obojętność elektryczna. W bezpośrednim związku z tym przepływem jest odsłanianie (skompensowanego w neutralnym półprzewodniku) dodatniego ładunku zjonizowanych donorów i ujemnego ładunku zjonizowanych akceptorów. W obszarze przejściowym tworzy się więc warstwa ładunku przestrzennego, w której występuje pole elektryczne i zmiana wartości potencjału elektrostatycznego. Zmiana ta oznacza równocześnie zakrzywienie poziomów energetycznych w modelu pasmowym półprzewodnika. Odpływ ujemnie naładowanych elektronów ładuje obszar n dodatnio. Towarzyszy temu wzrost potencjału elektrostatycznego tego obszaru względem obszaru p, a energia pozostających w obszarze n elektronów maleje. Podobnie, obszar p ładuje się ujemnie, co oznacza tam dodatni przyrost energii potencjalnej elektronów. Zjawisko to związane jest zarówno z przejściem swobodnego elektronu w paśmie przewodnictwa z obszaru n do p, jak i przejściem swobodnej dziury w paśmie walencyjnym w przeciwną stronę. W konsekwencji następuje obniżenie poziomów energetycznych modelu pasmowego w obszarze n względem p. Przemieszczanie się nośników ustaje, gdy zostaje osiągnięta równowaga termodynamiczna tzn. WF = const w całej strukturze i tym samym nastąpi wyrównanie wartości średniej energii swobodnych nośników w poszczególnych obszarach półprzewodnika.

  • Opis półmikroskopowy

    W odosobnionych obszarach półprzewodnika typu p i typu n zachodzą chaotyczne ruchy cieplne nośników o symetrycznym rozkładzie prędkości. Oznacza to, że składowe prędkości nośników dla dowolnego kierunku wzajemnie się znoszą i nie obserwujemy wypadkowego przemieszczania się nośników wewnątrz tych obszarów.
    Z chwilą zaistnienia możliwości przemieszczania się nośników ładunku pomiędzy tymi fragmentami złącza, przez granicę metalurgiczną przepływają, w wyniku chaotycznych ruchów cieplnych, większościowe elektrony z obszaru n do p oraz mniejszościowe elektrony z obszaru p do n w paśmie przewodnictwa. Z powodu różnicy koncentracji tych nośników po obu stronach granicy metalurgicznej, obserwuje się wypadkowy strumień elektronów w paśmie przewodnictwa skierowany z obszaru n do p. W wyniku odpływu elektronów "odsłaniany" jest dodatni ładunek zjonizowanych donorów po stronie n w obszarze przejściowym i powstaje pole elektryczne hamujące ten przepływ elektronów do obszaru p. Analogiczne przepływy dziur zachodzą w paśmie walencyjnym prowadząc do odsłaniania ujemnego ładunku zjonizowanych akceptorów.
    Zatem, wypadkowym przepływom nośników większościowych przez granicę metalurgiczną towarzyszy powstawanie nieskompensowanego (lokalnie przez swobodne nośniki) ładunku dipolowego zjonizowanych domieszek w obszarze przejściowym i równocześnie pola elektrycznego przeciwdziałającego tym przepływom. To pole elektryczne oddziałuje hamująco tylko na nośniki większościowe (stanowi dla nich "zaporę"). W miarę powiększania się ładunku i wzrostu wartości pola elektrycznego strumień nośników większościowych maleje, bowiem coraz mniejsza ich liczba posiada energię wystarczającą do pokonania rosnącej bariery potencjału.
    Dla nośników mniejszościowych przemieszczających się chaotycznymi ruchami cieplnymi do obszaru o wyższej ich koncentracji, powstające pole elektryczne nie stanowi przeszkody, przeciwnie - jest dla nich polem przyspieszającym. Nie oznacza to jednak wzrostu wartości strumienia tych nośników, ponieważ ograniczeniem jest w tym przypadku wydajność ich źródła, a zatem szybkość generacji termicznej.
    Przedstawione oddziaływanie rosnącego pola elektrycznego prowadzi do zmniejszenia strumieni nośników większościowych do wartości równej strumieniom nośników mniejszościowych. Zrównanie się tych strumieni dla elektronów w paśmie przewodnictwa i dziur w paśmie walencyjnym oznacza osiągnięcie stanu równowagi termodynamicznej charakteryzującej się brakiem przepływów wypadkowych.

Elektrostatyka złącza P-N

Podstawowym uproszczeniem w teorii złącza p-n jest założenie, że można je podzielić na trzy ostro rozgraniczone obszary (rys. 5.1):

  • warstwę zaporową (obszar zubożony), gdzie:
     

     

    \left | N(x) \right |\gg \left|p(x)-n(x)\right|

       
  • obszary quasi-neutralne n oraz p, gdzie:
     

     

    \Delta p(x)\approx \Delta n(x)

       
     

     

    \left | N(x) \right |\gg \left|p(x)-n(x)+N(x)\right|

       

gdzie dodatkowo przyjęto przypadek jednowymiarowy.
Dzięki temu założeniu granice warstwy zaporowej i rozkład potencjału elektrostatycznego można określić rozwiązując samo równanie Poissona:
 

 

\frac{d^{2}\Psi }{dx^{2}}=-\frac{\varrho }{\varepsilon}

 (5.5)

 


przy zaniedbaniu ładunku swobodnych nośników w tej warstwie:
 

 

\varrho \approx qN(x)=N_{d}^{+}-N_{a}^{-}

 (5.6)

 


Całkując rozkład gęstości ładunku przestrzennego w warstwie zaporowej dla warunków brzegowych uwzględniających zanik pola elektrycznego w obszarach quasi-neutralnych:
 

 

E(-d_{p})=0=\frac{d\Psi }{dx}\mid _{x=-d_{p}},   E(d_{n})=0=\frac{d\Psi }{dx}\mid _{x=d_{n}}

   


oraz polaryzację złącza napięciem U:
 

 

\Psi (d_{n})-\Psi (-d_{p})= U_{D}-U  lub inaczej \Psi (d_{n})= U_{D}-U, \Psi (-d_{p})=0

   

 

\Psi (d_{n})= U_{D}-U, \Psi (-d_{p})=0

   


otrzymuje się:
 

 

E(x)=-\frac{d\Psi }{dx}=\frac{1}{\varepsilon }\int_{-d_{p}}^{x}\varrho dx

 (5.7)

 

 

 

\Psi (x)=\Psi (-d_{p})-\int_{-d_{p}}^{x}Edx

 (5.8)

 


Biorąc pod uwagę warunki brzegowe dla x = dn otrzymuje się układ dwóch równań, których rozwiązaniem dla określonego rozkładu koncentracji domieszek są głębokości wnikania warstwy zaporowej w obszary p i n:

 

\int_{-d_{p}}^{d_{n}}\varrho dx=0,   \frac{1}{\varepsilon }\int_{-d_{p}}^{d_{n}}x\varrho dx=U_{d}-U

 (5.9)

 


W przypadku równowagi ładunki akceptorów i donorów równoważą się ( Na dp = Nd dn), a granice warstwy zaporowej określają następujące wzory:

 

d_{n}=\sqrt{\frac{2\varepsilon}{q}(U-U_{D})\frac{N_{a}}{N_{d}(N_{a}+N_{d})}}

 

 

 

 d_{p}=\sqrt{\frac{2\varepsilon}{q}(U-U_{D})\frac{N_{d}}{N_{a}(N_{a}+N_{d})}}

 (5.10)

 


Łatwo zauważyć, że w złączu asymetrycznym warstwa zaporowa wnika głównie w obszar słabiej domieszkowany, np. dla złacza p+-n mamy d\approx d_{n}\approx =\sqrt{\frac{2\varepsilon}{q}(U-U_{D})\frac{1}{N_{d}}}.

Szerokość warstwy zaporowej wyznacza wartośc pojemności złączowej Cj, traktowanej jako pojemność kondensatora płaskiego o odległości pomiędzy okładkami równej szerokości warstwy zaporowej d i powierzchni okładek równej powierzchni złacza Aj :  C_{j}=\frac{\varepsilon_{s} A_{j}}{d}.     (5.11)
Jak można eksperymentalnie określić charakter złącza p-n (skokowe, dyfuzyjne) i wyznaczyć wartość napięcia dyfuzyjnego. Podać procedurę.
Rozwiązanie
Napięcie złączowe Uj, nazywane też gradientowym lub dyfuzyjnym UD, jest wartością różnicy potencjałów na krańcach złącza w równowadze termodynamicznej, a zatem nie można go zmierzyć. Pośrednio może być wyznaczone korzystając z pomiaru innej wielkości fizycznej zależnej od tego napięcia, np. pojemności warstwy zaporowej: 
     C_{j}=\frac{\varepsilon_{s} A_{j}}{d}\div (U-U_{j})^{-m},
gdzie m jest współczynnikiem gradientowym: m = 0.5 dla złącza skokowego, m = 0.33 dla dyfuzyjnego.
Pomiar pojemności złączowej (w układzie mostka) dla polaryzacji zaporowej (tj. przy niewielkich upływnościach) pozwala zatem określić charakter złącza p-n oraz wyznaczyć napięcie dyfuzyjne. Wykres (Cj)-1/m dla odpowiedniej wartości m jest zbliżony do linii prostej, której ekstrapolacja  przecina oś napięciową dla wartości równej napięciu dyfuzyjnemu UD (gradientowemu Uj). Dla złącza skokowego pojemność warstwy zaporowej w funkcji napięcia polaryzacji przedstawiono na rys. 5.6:                                

Uzupelnij opis obrazka

Rys. 5.6 Pojemność warstwy zaporowej w funkcji napięcia polaryzacji


Natężenie pola elektrycznego w złączu skokowym jest funkcją liniową:

 

E(x)=-\frac{qN_{a}}{\varepsilon }(x+d_{p}) dla x<=0,

 

 

 

 E(x)=\frac{qN_{d}}{\varepsilon }(x-d_{n})dla x>=0

 (5.12)

 


i osiąga wartość maksymalną na granicy metalurgicznej:
 

 

E(0)=-\frac{qN_{a}}{\varepsilon }(d_{p})=-\frac{qN_{d}}{\varepsilon }(d_{n})

   


Potencjał elektrostatyczny jest więc kwadratową funkcją współrzędnej położenia:
 

 

\Psi(x)=-\frac{qN_{a}}{2\varepsilon }(x+d_{p}^{})^{2}  dla x<=0 

 

 

 

\Psi(x)=U_{D}-U-\frac{qN_{d}}{2\varepsilon }(x-d_{n}^{})^{2}  dla x>=0 

 (5.13)

 


Dla złącz nierównomiernie domieszkowanych istnieją rozwiązania analityczne dla liniowej aproksymacji rozkładu 5.4 (niewielkie znaczenie praktyczne) oraz dla 5.3 (wykorzystywane przez projektantów).

5.2. Złącze metal-półprzewodnik

Właściwości złącza m-s determinuje różnica prac wyjścia elektronów z obydwu materiałów (Am-As) dla półprzewodnika określonego typu (wpływ stanów powierzchniowych tutaj pominięto).
Podobnie jak w złączu p-n, różnica prac wyjścia jest przyczyną przemieszczenia nośników ładunku w obszarze przejściowym złącza m-s w trakcie jego powstawania i tym samym utworzenia dipolowej warstwy ładunku przestrzennego, prowadzącego w równowadze termodynamicznej do wyrównania średnich energii nośników w całej strukturze (poziom Fermiego jest stały). Ze względu na dużą różnicę przewodności, warstwa tego ładunku w metalu jest znikomo cienka, natomiast w półprzewodniku wnika głębiej i wiąże się z zakrzywieniem pasm energetycznych odpowiadającym kontaktowej różnicy potencjałów:
 

 

\varphi _{MS}=\frac{A_{m}-A_{s}}{q}

 (5.14)

 

Można rozróżnić dwa istotne przypadki zmiany stanu półprzewodnika przy granicy metalurgicznej i tym samym zaburzenia koncentracji powierzchniowej nośników ładunku:

  1. akumulacja - wzbogacenie w większościwe nośniki ładunku gdy:
    Am< As dla półprzewodnika typu n,
    Am> As dla półprzewodnika typu p,

  2. zubożenie - obniżenie koncentracji nośników większościowych, gdy:
    Am> As dla półprzewodnika typu n,
    Am< As dla półprzewodnika typu p,
    podobnie, jak w warstwie zaporowej złącza p-n.

Przypadkom tym odpowiadają inne właściwości elektryczne i zastosowania złącza m-s:
Ad 1) liniowa charakterystyka I-U - tzw. złącze omowe stosowane jako kontakt elektryczny,

Ad 2) niesymetryczna, nieliniowa charakterystyka I-U - tzw. złącze prostujące stosowane w diodach Schottky'ego.

W złączu m-s prostującym nośniki ładunku elektrycznego napotykają na bariery potencjału przedstawione dla półprzewodnika typu n na rys. 5.6: φ0 (barierę Schottky'ego) dla strumienia elektronów płynących z metalu do półprzewodnika, określoną przez pracę wyjścia Am i powinowactwo elektronowe półprzewodnika χoraz φs (potencjał powierzchniowy) dla strumienia elektronów płynących z pasma przewodnictwa półprzewodnika w przeciwną stronę.
 

 

Uzupelnij opis obrazka

 
 

Rys. 5.7.  Modele pasmowe: a) metalu i półprzewodnika (odseparowanych), b) złącza m-s prostującego (wraz z rozkładem gęstości ładunku przestrzennego)

 

W równowadze termodynamicznej:
 

 

\varphi _{S}=\varphi _{MS}

   

(przy zaniedbaniu wpływu stanów powierzchniowych). Wymienione strumienie elektronów równoważą się, a odpowiadające im gęstości prądów równe są prądowi emisji termoelektrycznej:
 

 

J_{S}\approx A_{R}T^{2}exp(\frac{\varphi _{0}}{V_{T}})

 (5.15)

 

Polaryzacja złącza m-s powoduje zmianę bariery potencjału od strony półprzewodnika (spadek napięcia praktycznie w całości odkłada się na warstwie zubożonej półprzewodnika). Dla polaryzacji przewodzenia (U>0) bariera ta maleje do wartości (φs-U) i strumień elektronów płynących z półprzewodnika do metalu rośnie wykładniczo. Dla polaryzacji zaporowej (U<0) bariera rośnie i strumień ten staje się praktycznie zaniedbywalny w stosunku do strumienia elektronów płynących z metalu do półprzewodnika (tworzących prąd emisji termoelektrycznej).
Charakterystykę prądowo-napięciową złącza m-s można zapisać podobnie, jak dla złącza p-n:
 

 

J=J_{sm}[exp\frac{U}{nV_{T}}-1] , n\approx 1,06

 (5.16)

 

Złącze m-s odróżniają od złącza p-n dwie podstawowe cechy decydujące o jego zastosowaniach:

  1. spadek napięcia na przewodzącym złączu m-s jest niższy niż na złączu p-n: (φs),

  2. w przewodzącym złączu m-s elektrony wstrzykiwane do metalu (tzw. gorące elektrony) nie powodują tam zauważalnej zmiany ładunku (praktycznie nie obserwuje się efektu gromadzenia nośników).

6. Pytania i zadania

PYTANIA

 

Pytanie 1

Którą metodą domieszkowania można najdokładniej kontrolować dawkę domieszki wprowadzonej do półprzewodnika?

 

Pytanie 2

Dlaczego w złączu p-n wykonanym przez implantację/dyfuzję domieszki akceptorowej do podłoża typu n, obszar przypowierzchniowy p jest silniej domieszkowany od obszaru n złącza?

 

Pytanie 3

Jaki jest cel analizy i weryfikacji komputerowej projektów układów elektronicznych?

 

Pytanie 4

Który styl projektowania:

  1. dominuje na rynku produkcji układów ASIC?
  2. pozwala uzyskać najniższe koszty w produkcji wielkoseryjnej?
  3. pozwala wykorzystywać osiągnięcia innych projektantów?
  4. pozwala w najkrótszym czasie uzyskać prototyp układu?

 

Pytanie 5

Dlaczego uzysk produkcyjny układów scalonych zwykle nie osiąga 100%?

 

--------------------------------------------

ZADANIA

 

Zadanie 1

Wyznaczyć ruchliwość elektronów i dziur w obszarach p i n złącza krzemowego o danych: Na =2.1018 cm-3, Nd =4.1015cm-3, T=300K. Skorzystać z poniższych wykresów:

 

Uzupelnij opis obrazka

 

Uzupelnij opis obrazka

 

Zadanie 2

Wyznaczyć ruchliwość elektronów i dziur w obszarach p i n germanowego złącza o danych: Na =2.1018 cm-3, Nd =4.1015cm-3, T=300K. Porównać z wartościami ruchliwości wyznaczonymi dla krzemu w zadaniu 1. Skorzystać z wykresów:

 

Uzupelnij opis obrazka

Uzupelnij opis obrazka

 

Zadanie 3

Porównać rezystywność obszarów p i n krzemowego i germanowego złącza o danych: Na =3.1019 cm-3, Nd =7.1016cm-3, T=300K. Skorzystać z wykresów:

Uzupelnij opis obrazka

Uzupelnij opis obrazka

Zadanie 4

Przygotować karty elementów pliku wejściowego programu SPICE, występujących w układzie źródła prądowego jak na rysunku. R = 18 kW, RE = 23 kW, tranzystory T1 i T2 są jednakowe. (Zaciski tranzystorów można zidentyfikować na podstawie rys. Rsymb i rys. Rkonf).

Uzupelnij opis obrazka

 

Zadanie 5

Przygotować karty elementów pliku wejściowego programu SPICE, występujących w układzie wzmacniacza różnicowego wiedząc, że pary tranzystorów: Q1 i Q2 oraz Q3 i Q4 są jednakowe.

Uzupelnij opis obrazka

 

Zadanie 6

Przygotować karty elementów pliku wejściowego programu SPICE, występujących w bramkach logicznych przedstawionych na rysunkach wiedząc, że tranzystory z określonym typem kanału są jednakowe, a wymiary kanałów wynoszą: LN = 1 mm i WN = 2 mm oraz LP = 1 mm i WP = 5 mm. (źródło S może być zwarte tylko z podłożem).

Uzupelnij opis obrazka

Uzupelnij opis obrazka

    

Zadanie 7
Wyznaczyć napięcie dyfuzyjne, maksymalną wartość natężenia pola elektrycznego i grubość warstwy zaporowej dla niespolaryzowanego złącza p-n o danych: Na =1018 cm-3, Nd =1015cm-3, T=300K. (Wykorzystać uproszczenia właściwe dla złącza asymetrycznego).

Zadanie 8
Oszacować wartość napięcia dyfuzyjnego skokowego złącza p-n, jeżeli zmierzone wartości pojemności złączowej dla napięć UR1 = 1 V  i UR2 = 6 V wynoszą Cj1 = 64 pF  i Cj2 = 32 pF.

Zadanie 9
Dane jest skokowe złącze krzemowe:  Na = 1017 cm-3, Nd =1015 cm-3 . Wyznaczyć grubość warstwy zaporowej dla napięć polaryzacji U = 0 V, 0.6 V i -10 V.

Odpowiedzi

Zadanie 7

U_{j}=0.78V,\: \: d\approx d_{n}\approx 1\mu m,\: \: E_{max}=15.6\, kV/cm.

Zadanie 8

\frac{C_{j1}}{C_{j2}}=\frac{d_{2}}{d_{1}}=\sqrt{\frac{U_{j}+U_{R2}}{U_{j}+U_{R1}}}\Rightarrow U_{j}=\frac{U_{R2}-(\frac{C_{j1}}{C_{j2}})^{2}U_{R1}}{(\frac{C_{j1}}{C_{j2}})^{2}-1}=0.66\, V.