Podręcznik

Omawiane w rozdz. 3 metody syntezy układów kombinacyjnych jak najbardziej uwzględniały aktualne tendencje realizacji układów cyfrowych w strukturach z pamięciami ROM. W szczególności redukcja argumentów oraz dekompozycja funkcjonalna mogą być uznane za skuteczne metody syntezy umożliwiające realizacje funkcji boolowskich na pamięciach ROM z ograniczoną liczba wejść adresowych. Nietrudno przewidzieć, iż w przypadku układów sekwencyjnych liczba zmiennych wejściowych n (rys. 4.14)

Rys. 4.14. Realizacja układu sekwencyjnego z użyciem pamięci ROM

Rys. 4.15. Realizacja układu sekwencyjnego z wykorzystaniem układu modyfikacji adresu

oraz zmiennych wewnętrznych p układu sekwencyjnego niejednokrotnie przekroczy liczbę zmiennych adresowych pamięci ROM przeznaczonej do realizacji tego układu. Stąd wynika potrzeba opracowania metody umożliwiającej zmniejszenie wymiaru pamięci ROM za pośrednictwem Układu Modyfikacji Adresu (rys. 4.15).

Taka realizacja może być traktowana jako dekompozycja bloku pamięciowego z rys. 4.14 na dwa bloki: kombinacyjny układ modyfikacji adresu oraz blok pamięci o mniejszym rozmiarze, niż wymagany przy realizacji w strukturze z rys. 4.15. Dzięki tej metodzie układy sekwencyjne, które wymagałyby zbyt dużej pojemności pamięci ROM, a tym samym nie mogłyby być realizowane przy użyciu architektury FPGA z pamięciami o ograniczonej pojemności, mogą zostać zaimplementowane przy użyciu mniejszej pamięci.

Z punktu widzenia układów FPGA jest to metoda korzystna o tyle, że blok modyfikacji adresu może być realizowany przez komórki typu LUT lub matrycę PAL, a blok pamięci – w matrycach wbudowanych typu EAB.