Podręcznik
Wymagania zaliczenia
6. Podsumowanie
6.7. Automatyczna synteza układów i systemów cyfrowych
Była ona kilkakrotnie wspominana, ale bez omawiania szczegółów, a przede wszystkim bez przedstawienia języków opisu sprzętu takich, jak Verilog i VHDL. Języki opisu sprzętu są przedstawione (co prawda w nieco innym zastosowaniu) w innych przedmiotach.
Zadanie pn. „SEZAM: System Edukacyjnych Zasobów Akademickich i Multimedialnych” realizowane w ramach projektu „NERW PW. Nauka – Edukacja – Rozwój – Współpraca” współfinansowanego ze środków Unii Europejskiej w ramach Europejskiego Funduszu Społecznego