5. Przełączanie tranzystora MOS: charakterystyki i parametry

Przełączanie tranzystora MOS w konfiguracji wspólnego źródła WS (rys. 5.1) prostokątnym impulsem napięciowym jest najczęściej spotykanym przypadkiem pracy impulsowej tego tranzystora w układach cyfrowych.

 

Uzupelnij opis obrazka

Rys. 5.1 Tranzystor MOS w konfiguracji wspólnego źródła

 

Sterowanie tranzystora MOS ma charakter napięciowy - prąd wejściowy płynie jedynie w stanie nieustalonym podczas przeładowania pojemności wejściowej tranzystora. Na rys. 5.1 pojemność obciążająca na wyjściu jest sumą pojemności warstwy zaporowej złącza dren-podłoże i pojemności wejściowej tranzystora następnego inwertera.

 

Przy zmianie napięcia wejściowego podawanego na bramkę tranzystora punkt pracy przesuwa się po charakterystyce obciążenia RL. W stanie ustalonym punkt pracy wyznacza przecięcie charakterystyki obciążenia z odpowiednią charakterystyką wyjściową tranzystora: dla niskiego lub wysokiego napięcia na bramce, któremu odpowiada bardzo duża lub mała rezystancja zaindukowanego kanału.

Tranzystor i obciążenie RL stanowią dzielnik napięciowy. Łatwo zauważyć, że napięcie wyjściowe jest odwrócone w fazie w stosunku do wejściowego, stąd układ ten nosi nazwę inwertera.

 

Podstawowe informacje o właściwościach tranzystora w układzie inwertera zawiera charakterystyka przenoszenia odnosząca napięcie wyjściowe do napięcia wejściowego:

 

Uzupelnij opis obrazka

Rys. 5.2 Charakterystyka przenoszenia inwertera MOS

 

W przypadku obciążenia RL stanowiącego liniową rezystancję:

 

 

U_{wy}=U_{DD}-I_{D}(U_{GS}=U_{we},\: \: U_{DS}=U_{wy})\cdot R_{L}.

(5.1)  

 

Uzupelnij opis obrazka

Rys. 5.3 Charakterystyka obciążenia w polu charakterystyk wyjściowych tranzystora MOS

 

Prąd drenu zatkanego tranzystora MOS jest tak znikomy, że wysoki poziom napięcia wyjściowego UOH  jest prawie równy napięciu zasilania UDD.

Niski poziom napięcia wyjściowego UOL można oszacować wykorzystując charakterystykę tranzystora dla zakresu nienasycenia:

 

 

I_{D}=I_{RL}\Rightarrow \beta [(U_{GS}-U_{T})U_{DS}-\frac{U_{DS}^{2}}{2}]=\frac{U_{DD}-U_{DS}}{R_{L}},

(5.2)  

gdzie: UDS=Uwy=UOL, UGS=Uwe=UOH=UDD. Dla małych wartości UOL składnik kwadratowy można zaniedbać, a zatem:

 

 

U_{OL}\approx =\frac{U_{DD}}{1+\beta R_{L}(U_{DD}-U_{T})}.

(5.3)  

Definiuje się także napięcia wejściowe wyznaczające obszar przejściowy charakterystyki przenoszenia (zakres stanu nieustalonego), jako punkty, w których wzmocnienie napięciowe wynosi:

 

 

k_{u}=\frac{\mathrm{d} U_{wy}}{\mathrm{d} U_{we}}=\frac{\mathrm{d} I_{D}}{\mathrm{d} U_{we}}\cdot \frac{\mathrm{d} U_{wy}}{\mathrm{d} I_{D}}=-1.

(5.4)  

Napięcie UIL stanowi najwyższe napięcie wejściowe, przy którym rezystancja kanału tranzystora pozostaje bardzo duża, prąd drenu niewielki i napięcie wyjściowe jest wysokie UOH (bliskie UDD). Korzystając z (5.1) i charakterystyki tranzystora w zakresie nasycenia z warunku (5.4) otrzymuje się:

 

 

g_{msat}\cdot R_{L}=1\Rightarrow U_{IL}=U_{T}+\frac{1}{\beta R_{L}}.

(5.5)  

Napięcie UIH jest minimalnym napięciem wejściowym zapewniającym „włączenie” tranzystora (wymuszenie stanu silnej inwersji), tj. przy którym niewielkiej rezystancji zaindukowanego kanału odpowiada niskie napięcie wyjściowe tranzystora UOL. W tym przypadku tranzystor pracuje w stanie nienasycenia („liniowym”) i warunek (5.4) można przekształcić następująco:

 

 

\frac{g_{mlin}}{g_{dslin}}=\frac{\beta U_{DS}}{\beta (U_{GS}-U_{T}-U_{DS})}=1\Rightarrow U_{DS}=\frac{U_{IH}-U_{T}}{2}\: \: (dla\: \: U_{IH}=U_{GS}).

(5.6)  

Podstawienie tego warunku do (5.2) prowadzi do równania kwadratowego:

 

 

0.75\beta R_{L}(U_{IH}-U_{T})^{2}+(U_{IH}-U_{T})-2U_{DD}=0,

(5.7)  

którego rozwiązaniem jest:

 

 

U_{IH}=U_{T}+\frac{\sqrt{1+6\beta R_{L}U_{DD}}-1}{1.5\beta R_{L}}.

(5.8)  

 

Z charakterystyki przenoszenia można odczytać następujące parametry inwertera:

 

amplitudę logiczną, stanowiącą różnicę napięć między poziomem 0 i 1 logicznej:

 

 

U_{L}=U_{OH}-U_{OL},

(5.9)  

oraz marginesy szumowe (zakłóceniowe)

dla stanu niskiego na wejściu:

 

 

MSL=U_{IL}-U_{OL},

(5.10)  

dla stanu wysokiego na wejściu:

 

MSH=U_{OH}-U_{IH},

(5.11)  

określające maksymalne dopuszczalne wartości zakłóceń, przy których wymuszony stan inwertera pozostaje stabilny.

 

Wartość rezystancji obciążenia wpływa na kształt charakterystyki przejściowej inwertera:

 

Uzupelnij opis obrazka

Rys. 5.4 Charakterystyki przenoszenia inwertera dla różnych wartości obciążenia

 

Zastosowanie dużych rezystancji obciążenia pozwala uzyskać większe wzmocnienie napięciowe i węższy obszar przejściowy (przełączania) oraz zwiększyć amplitudę logiczną. Dodatkowo ogranicza wartość prądu drenu dla stanu niskiego napięcia na wyjściu (kiedy rezystancja kanału tranzystora jest mała) i tym samym zmniejsza zużycie mocy w warunkach statycznych. Wadą stosowania dużych RL jest zmniejszenie szybkości przełączenia do stanu wysokiego na wyjściu (ładowania pojemności obciążającej CL na rys. Rmosrl), a przede wszystkim koszt dużej powierzchni zajmowanej przez ten rezystor. Z tego względu w praktycznych realizacjach jako obciążenie wykorzystuje się tranzystor MOS.