Podręcznik

Inwerter CMOS 

Podstawowych wad technologii NMOS pozbawiona jest powszechnie stosowana obecnie technologia CMOS (Complementary MOS), w której zastosowano jako obciążenie tranzystor z kanałem typu p (komplementarny):

Rys. 5.11 Schemat inwertera CMOS

Korzystne właściwości inwertera CMOS wynikają stąd, że tranzystor obciążający jest też przełączany: dla wysokiego napięcia wejściowego, gdy tranzystor sterujący NMOS silnie przewodzi, tranzystor PMOS jest praktycznie wyłączony (U_{GS_L}@0) i odwrotnie, dla niskiego napięcia wejściowego tranzystor NMOS jest wyłączony, a tranzystor PMOS przewodzi:

Rys. 5.12 Punkty pracy w stanach ustalonych inwertera CMOS

Dzięki temu uzyskuje się dużą amplitudę logiczną (w dzielniku napięciowym zawsze jeden tranzystor przewodzi a drugi jest wyłączony, więc U_OL@0 i U_OH@U_DD), duże marginesy szumowe oraz pomijalny pobór prądu w warunkach statycznych:

Rys. 5.13 Napięcie wyjściowe i prąd drenu w funkcji napięcia wejściowego inwertera CMOS

Przedstawiona na rys. 5.13 charakterystyka przenoszenia jest symetryczna, jeżeli:

A zatem współczynnik geometryczny K_R jest niewielki i różny od jedności tylko z powodu różnej ruchliwości dziur i elektronów:

Pojemność obciążająca inwerter CMOS jest rozładowywana i ładowana z podobną dużą szybkością przez dobrze przewodzący tranzystor, odpowiednio sterujący i obciążający.

Bardzo dobre właściwości inwertera CMOS uzyskuje się kosztem zwiększenia liczby operacji procesu technologicznego oraz strat powierzchni na izolowaną wyspę (przeciwnego typu niż podłoże układu), w której wykonuje się jeden z komplementarnych tranzystorów.