Tworzenie programów PLC dla sterowania sekwencyjnego i współbieżnego
3. Sygnały końcowe dla jądra algorytmu SFC
Dobrze wczytując się w warunki powstania sygnałów z Tabeli 3 dostajemy potwierdzenie, że tak naprawdę można je śmiało zaliczyć do tzw. sygnałów przygotowujących w rozbudowanym sterowaniu sekwencyjnym. Zadaniem ich jest przekształcenie sygnałów dostępnych w module wejść sterownika PLC na sygnały, które później wystąpią w programie PLC. Zastosowana przez autora zamiana tychże na Markery jest powszechną praktyką i niejednokrotnie konieczną i powoduje, że w programie PLC używamy adresowania pośredniego.
Należy zaznaczyć, że liczba sygnałów takich jak te w Tabeli 3 może być znacznie większa, co również wzmiankowano. Marker pozycji początkowej M1.0, który wystąpił na rysunku 42 i przyczynił się do powstania innego: Markera IMP POZ-POCZ może być zespołem warunków, których liczba znacznie przekroczy cyfrę „cztery” (z rysunku 42), i które nie będą tylko połączone ze sobą „logicznym” iloczynem, ale również i innymi stosowanym zależnościami logicznymi. Warunki, o których mowa wyżej mogą być nie tylko sygnałami, pochodzącymi z procesu przemysłowego (np. lewe położenie tłoczyska = OK!), ale również mogą być sygnałami pochodzącymi ze sterownika PLC (np. znacznik specjalny mówiący o uruchomieniu CPU sterownika). Jednak jak pokazano dalej „czeka” Czytelnika jeszcze zrozumienie dwóch końcowych sygnałów, które generowane są dla jądra algorytmu SFC z udziałem sygnałów z Tabeli 3.