Przejdź do głównej zawartości

Strona główna
Więcej

Wyszukaj Zamknij

Przełącznik wyszukiwarki

Jesteś zalogowany jako gość

Zaloguj się

Strona główna

Pomiń Spis treści

Spis treści

1. Wstęp: o czym tu będzie mowa
2. Statyczne bramki kombinacyjne CMOS
3. Bramki dynamiczne i przerzutniki
4. Pamięci i inne układy o strukturze matrycowej
5. Problemy projektowania dużych układów cyfrowych
- 5.1. Ogólne zasady projektowania układów cyfrowych CMOS
- 5.2. Praktyczne problemy projektowania dużych układów
6. Testowanie i testowalność układów scalonych
7. Rada na zakończenie

eSezam 1.0
Układy cyfrowe
Podręcznik

Podręcznik

Książka
Drukuj książkę
Drukuj ten rozdział
Więcej

Poprzedni

Następny

6. Testowanie i testowalność układów scalonych

Testowanie i testowalność układów scalonych

Poprzedni

Następny

eSezam

© 2020-Ośrodek Kształcenia na Odległość Politechniki Warszawskiej

Kontakt

Ośrodek Kształcenia na Odległość Politechniki Warszawskiej
00-661 Warszawa, pl. Politechniki 1 /324
62C6+93 Warszawa

Pomoc techniczna - Dział IT

Skontaktuj się z pomocą techniczną - formularz
pomoc.okno@pw.edu.pl
+48(22)234-5176

Jesteś zalogowany jako gość (Zaloguj się)