Wybrane technologie i konstrukcje scalone

Tranzystory MOS są z zasady działania elementami samoizolującymi - cały obszar aktywny otoczony jest warstwą zaporową, spolaryzowaną zaporowo i/lub zwartą przy źródle. W technologii CMOS wykonuje się wprawdzie wyspy, ale z innego powodu – dla zrealizowania w jednym podłożu tranzystorów o przeciwnym typie kanału. 

Izolowanie elementów w układach MOS polega przede wszystkim na zapobieżeniu zaindukowania kanałów przewodzących pomiędzy sąsiadującymi tranzystorami w tzw. obszarach polowych, w wyniku oddziaływania połączeń wewnątrzukładowych przebiegających nad tymi obszarami. W tym celu poza obszarami aktywnymi tranzystorów podwyższa się koncentrację domieszek w podłożu (dodatkowe domieszkowanie tzw. stoperów) i wykonuje gruby tlenek polowy. Zabiegi te podwyższają wartość napięcia progowego (lekcja 6) w obszarach polowych, co skutecznie zabezpiecza przed powstaniem kanałów pasożytniczych.

Współczesny proces produkcyjny obejmuje kilkaset operacji technologicznych. Ze względu na typ wyspy rozróżnia się proces CMOS:
-    z wyspą n (n-well),
-    z wyspą p (p-well),
-    z dwiema wyspami n i p (twin-tub) na słabo domieszkowanym podłożu (prawie samoistnym).
W odróżnieniu od NMOS w procesie CMOS nie wykonuje się tranzystora z kanałem zubożanym, natomiast dodatkowo, oprócz maski do wytworzenia wyspy, niezbędne jest maskowanie do wytworzenia osobno obszarów S/D typu n oraz p.

Tutaj przedstawiono uproszczony opis technologii CMOS z wyspą n, w której tlenek polowy wytwarza się wykorzystując azotek krzemowy Si3N4 jako maskę do selektywnego utleniania podłoża, podobnie jak obszary izolacyjne w technologii bipolarnej LOCOS (stąd nazywana bywa LOCMOS).

Proces technologiczny rozpoczyna:
•    wykonanie wyspy n w podłożu p (implantacja i dyfuzja donorów),
•    zdefiniowanie obszarów aktywnych przez ich zamaskowanie azotkiem krzemowym,
•    domieszkowanie obszarów polowych akceptorami dla podwyższenia koncentracji domieszek w przypowierzchniowej warstwie podłoża (w obszarze wyspy następuje nieznaczne zmniejszenie koncentracji elektronów):

 
Rys. 1.6 Technologia CMOS – maskowanie obszarów aktywnych

Kolejne kroki to:
•    głębokie utlenianie polowe połączone z redyfuzją wyspy,
•    usunięcie azotku krzemowego,
•    utlenianie bramkowe,
•    osadzanie (CVD) polikrzemu i zdefiniowanie kształtu bramek oraz połączeń polikrzemowych,
•    usuwanie cienkiego tlenku:

 
Rys. 1.7 Technologia CMOS – zdefiniowanie kształtu bramek

Następnie wykonuje się źródła i dreny tranzystorów:
•    maskowanie obszaru aktywnego tranzystorów z kanałem typu p (na wyspie),
•    implantacja donorami i wygrzewanie źródła i drenu tranzystorów z kanałem typu n oraz kontaktu do wysp,
•    maskowanie obszaru aktywnego tranzystorów z kanałem typu n,
•    implantacja akceptorami i wygrzewanie źródła i drenu tranzystorów z kanałem typu p,
•    pasywacja powierzchni dwutlenkiem krzemu (CVD), wytrawienie okien kontaktowych,
•    wykonanie kontaktów i pierwszej warstwy metalizacji:

 
Rys. 1.8 Struktura inwertera CMOS

Ostatnim etapem jest realizacja połączeń wewnątrzukładowych i wyprowadzeń zewnętrznych:
•    kolejne operacje nanoszenia (CVD) warstwy izolującej szkliwa i warstw metalizacji połączone z operacjami maskowania i litografii dla realizacji przepustów (połączeń między warstwami metalizacji) i określenia kształtu ścieżek przewodzących,
•    montaż i hermetyzacja.

 
Rys. 1.9 Topografia inwertera CMOS

Proces technologiczny CMOS ma szereg wariantów. Należą do nich: wspomniane już różne konfiguracje wysp, dodatkowe implantacje obszarów kanałów dla precyzyjnego ustalenia napięć progowych, dwustopniowe domieszkowanie źródeł i drenów (LDD) i wiele innych. Należy też wspomnieć o technologii BiCMOS w której realizuje się tranzystory MOS i bipolarne głównie przeznaczonej do zastosowań analogowych.