Wybrane technologie i konstrukcje scalone

Podstawową komórkę pamięci statycznej RAM stanowi przerzutnik bistabilny utworzony z połączonych krzyżowo inwerterów:

 
Rys. 3.4 Komórka pamięci statycznej RAM w technologii CMOS

Przyłożenie wysokiego napięcia na bramki tranzystorów T3 i T4 (linia słów) otwiera dostęp do przerzutnika. Wówczas z linii bitów można odczytać aktualny stan przerzutnika lub zapisać informację doprowadzając odpowiednie napięcia do obu symetrycznych wyjść.
Zapis jedynki logicznej wymaga polaryzacji C wysokim napięciem (ok. 3 V) a not C niskim (0 V). Jeżeli przewodność T4 jest bardzo mała w porównaniu z T6, to wymuszony potencjał drenu T2 i bramki T1 spada poniżej U_T. T1 wyłącza się i potencjał jego drenu rośnie, w krótkim czasie wyłączając T2. W rezultacie C=1, a not C=0. Odwrotna polaryzacja symetrycznych linii bitów prowadzi do zapisu zera logicznego.

W pamięci dynamicznej RAM informacja jest przechowywana w pojemności:

 
Rys. 3.5 Trój-tranzystorowa komórka pamięci dynamicznej RAM

W przykładowej komórce trój-tranzystorowej tę pojemność stanowi suma pojemności wejściowej tranzystora T2 i pojemności złączowej drenu tranzystora T1. Wybór komórki realizuje się z linii słów odrębnych dla zapisu i odczytu, podając wysokie napięcie odpowiednio na bramkę tranzystora T1 lub T3. W ten sposób unika się rozładowania C podczas odczytu. Sygnał podawany na bramki tranzystorów T4 i T5 służy wstępnemu ładowaniu pojemności (związanych z wieloma komórkami) połączonych z liniami bitów:

 
Rys. 3.6 Przebieg sygnałów w trój-tranzystorowej komórka pamięci dynamicznej RAM

Jeżeli stan linii bitów zapisu odpowiada jedynce logicznej, jej zapis polega na naładowaniu (lub doładowaniu) C przez włączony T1. W przeciwnym przypadku pojemność C rozładowuje się (lub pozostaje nienaładowana). W zależności od stanu zapisanego w pojemności, po włączeniu T3 z linii słów odczytu, wysoki poziom napięcia linii bitów odczytu (po wstępnym ładowaniu) zostaje zachowany (jeśli T2 jest wyłączony) lub maleje do poziomu zera logicznego (na skutek rozładowania połączonych z tą linią pojemności przez T3 i włączony T2). Informacja wyjściowa stanowi więc negację informacji zapisanej w komórce. Dla uzyskania tego samego stanu trzeba zastosować dodatkową inwersję.
Komórki dynamiczne wymagają odświeżania informacji, ponieważ przez upływności (głównie złącza dren-podłoże T1) następuje rozładowanie pojemności C. Tę regenerację realizuje się przez odpowiednio często powtarzany odczyt i ponowny zapis przechowywanej informacji.

Komórki dynamiczne zużywają mniej energii niż statyczne ponieważ pobór prądu zachodzi tylko w trakcie doładowania pojemności. Ponadto zajmują mniejszą powierzchnię – mniejsza liczba tranzystorów o minimalnych wymiarach kanałów (nie są istotne proporcje rezystancji kanałów). Komórkę dynamiczną można nawet zrealizować w oparciu o tylko jeden tranzystor:

 
Rys. 3.7 Jedno-tranzystorowa komórka pamięci dynamicznej RAM

W tym przypadku pojemność C może być rozładowywana przy każdym odczycie, co narzuca odpowiednią częstość regeneracji.

Pamięci szeregowe

Rejestry przesuwające mogą być realizowane jako statyczne z przerzutnikiem jako pojedynczą komórką lub jako dynamiczne rejestry tranzystorowe:

 
Rys. 3.8 Jednobitowa komórka dwutaktowego rejestru przesuwającego NMOS

W czasie trwania dodatniego impulsu j₁ stan na wejściu zostaje odwrócony i przesunięty do następnego inwertera. Gdy pojawia się impuls dodatni j₂ informacja ta zostaje ponownie odwrócona i przesunięta dalej do wyjścia. Podczas impulsów taktujących możliwa jest regeneracja poziomów logicznych.

Szeregowy dostęp do informacji jest gorszy od swobodnego w większości zastosowań, a ponadto komórki tych rejestrów stanowią większe obciążenie dynamiczne dla zegara i zajmują większą powierzchnię porównaniu z pamięciami RAM.

Część ograniczeń rejestrów przesuwających (rys. 3.8) złagodzono w przyrządach o sprzężeniu ładunkowym CCD (Charge-Coupled Devices):

 
Rys. 3.9 Struktura przyrządu CCD

Jeżeli na wejściu jest stan 0 logicznego, czyli niskie napięcie to elektrony z obszaru n+ wpłyną pod pierwszą elektrodę gdy pojawi się na niej dodatnie napięcie. Gdy napięcie to zanika a na drugiej elektrodzie rośnie, to „paczka” elektronów przesuwa się pod drugą elektrodę. W takt impulsów  elektrony przemieszczają się w prawo pod kolejne elektrody:

 
Rys. 3.10 Charakterystyki czasowe napięć na elektrodach przyrządu CCD

Niewielkie zachodzenie na siebie impulsów napięciowych na kolejnych elektrodach ma na celu zmniejszenie strat elektronów w „paczce”, lecz mimo to regeneracja tego ładunku jest konieczna. Trzeci impuls taktujący zapewnia właściwy kierunek przemieszczania elektronów. 
Gdy ładunek ten dotrze do wyjścia, krótki przepływ prądu przez obciążenie R_L powoduje chwilowe obniżenie napięcia wyjściowego, co oznacza 0 logiczne zgodnie ze stanem wejściowym.
W przypadku 1 logicznej na wejściu, nie zachodzi formowanie i przesyłanie ładunku do wyjścia i tam niezmiennie panuje stan wysoki.

Głównym obszarem zastosowań struktur CCD nie są jednak pamięci, lecz przetworniki obrazu, w których „paczki” ładunku są generowane świetlnie i informacja o obrazie wyprowadzana jest szeregowo w takt impulsów zegarowych.